碳化硅半导体装置及其制造方法制造方法及图纸

技术编号:15292835 阅读:75 留言:0更新日期:2017-05-11 01:43
本发明专利技术的目的在于提供提高被覆多晶硅电极的层间绝缘膜的阶梯被覆性,提高绝缘耐压的碳化硅半导体装置及其制造方法。所述制造方法包括:在碳化硅基板上形成栅极绝缘膜的工序;在上述栅极绝缘膜上形成多晶硅膜的工序;将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到上述多晶硅膜的工序;在上述多晶硅膜上选择性地形成掩模的工序;利用各向同性干式蚀刻除去上述多晶硅膜的露出部分,可以形成被多晶硅电极的与栅极绝缘膜接触的下表面和多晶硅电极的侧面所夹的下端部的倾斜角为60°以下的多晶硅电极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有多晶硅电极的碳化硅半导体装置及其制造方法
技术介绍
碳化硅半导体装置有平面型MOSFET(MetalOxideSemiconductorFieldEffectTransistor:金属氧化物半导体场效应晶体管)、沟槽型MOSFET、IGBT(InsulatedGateBipolarTransistor:绝缘栅双极型晶体管)、绝缘栅型晶闸管等种类,并在元件上部具备包括栅极绝缘膜、多晶硅电极、层间绝缘膜和铝布线的结构。在这些碳化硅半导体装置中,对于绝缘耐压、电流容量等的要求级别比以往显著提高,提高层间绝缘膜的耐压成为重要课题之一。为了提高层间绝缘膜的耐压,需要进一步提高层间绝缘膜的阶梯被覆性。例如,使用等离子体CVD(ChemicalVaporDeposition:化学气相沉积)法形成层间绝缘膜时,如图5的(a)所示,使层间绝缘膜4沿着多晶硅电极3的边缘悬伸(overhang),会形成V字型的凹陷N。如果在其上形成铝布线5,则如图的5(b)所示,在阶梯部形成锐角形状的铝被覆,所以因电场集中而导致绝缘耐压降低,不满足要求级别。作为其对策,专利文献1中记载了在利用等离子体CVD法形成BPSG(BorophohosilicateGlass:硼磷硅玻璃)膜之后,在930℃进行20分钟回流处理,使阶梯部的被覆形状平缓的方法。另一方面,专利文献2中记载了在将硅基板保持在50℃以上且100℃以下温度的同时进行化学干式蚀刻等各向同性干式蚀刻,以41°以上且65°以下的角度使多晶硅电极的侧面倾斜的方法。现有技术文献专利文献专利文献1:日本专利第5181545号公报专利文献2:日本特开2004-235247号公报
技术实现思路
技术问题然而,使BPSG膜回流的方法因高温热处理而导致碳化硅与栅极绝缘膜界面劣化,因此不优选。提高工作台温度而进行各向同性干式蚀刻的方法虽然对于硅基板效果大,但对于碳化硅基板效果小。专利技术人在碳化硅基板上也研究了专利文献2中记载的干式蚀刻方法,但倾斜角68°为极限。因此,本专利技术的目的在于提供改善被覆多晶硅电极的层间绝缘膜的阶梯被覆形状,提高绝缘耐压的碳化硅半导体装置及其制造方法。技术方案为了实现上述目的,本专利技术的碳化硅半导体装置的特征在于,具备:碳化硅基板;形成在上述碳化硅基板上的栅极绝缘膜;以及形成在上述栅极绝缘膜上的多晶硅电极,在上述多晶硅电极中含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上的掺杂剂,被上述多晶硅电极的与栅极绝缘膜接触的下表面和上述多晶硅电极的侧面所夹的下端部的第一倾斜角为60°以下。根据上述专利技术,能够提供改善层间绝缘膜的阶梯被覆形状而绝缘耐压更高的碳化硅半导体装置。在本专利技术的碳化硅半导体装置中,优选被上述多晶硅电极的上表面与上述多晶硅电极的侧面所夹的肩部所形成的第二倾斜角为100°以上的钝角,上述上表面对应于多晶硅电极的与栅极绝缘膜接触的面的背面侧。根据上述方式,能够提供改善层间绝缘膜的阶梯被覆形状而绝缘耐压高的碳化硅半导体装置。在本专利技术的碳化硅半导体装置中,优选上述掺杂剂相对于上述多晶硅电极的含量为1×1014/cm2以上且1×1021/cm2以下。根据上述方式,能够提供具有第一倾斜角为60°以下的多晶硅电极的碳化硅半导体装置。本专利技术的碳化硅半导体装置的制造方法之一的特征在于,包括:在碳化硅基板上形成栅极绝缘膜的工序;在上述栅极绝缘膜上形成多晶硅膜的工序;将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到上述多晶硅膜的工序;在上述多晶硅膜上选择性地形成掩模的工序;利用各向同性干式蚀刻除去上述多晶硅膜的露出部分而形成多晶硅电极的工序;除去上述掩模的工序;以及在上述多晶硅电极上形成层间绝缘膜的工序。根据上述专利技术,能够减小多晶硅电极的第一倾斜角,例如为60°以下,能够改善层间绝缘膜的阶梯被覆形状。另外,本专利技术的碳化硅半导体装置的制造方法的另一个的特征在于,包括:在碳化硅基板上形成栅极绝缘膜的工序;在上述栅极绝缘膜上形成多晶硅膜的工序;将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入上述多晶硅膜的工序;除去上述多晶硅膜的表面层厚度50nm以上到300nm以下的工序;在上述多晶硅膜上选择性地形成掩模的工序;利用各向同性干式蚀刻除去上述多晶硅膜的露出部分而形成多晶硅电极的工序;除去上述掩模的工序;以及在上述多晶硅电极上形成层间绝缘膜的工序。根据上述专利技术,能够增大多晶硅电极的第二倾斜角,例如增大为100°以上,能够改善层间绝缘膜的阶梯被覆形状。根据本专利技术的碳化硅半导体装置的制造方法,在将上述掺杂剂以离子方式注入到上述多晶硅膜的工序中,优选上述掺杂剂的注入量以总量计为1×1014/cm2以上且1×1021/cm2以下。根据上述方式,多晶硅膜容易被沿横向蚀刻,容易使第一倾斜角为60°以下。根据本专利技术的碳化硅半导体装置的制造方法,在将上述掺杂剂以离子方式注入到上述多晶硅膜的工序中,优选将上述掺杂剂的离子注入角度设为60°以下。根据上述方式,多晶硅膜容易被沿横向蚀刻,容易使第一倾斜角为60°以下。根据本专利技术的碳化硅半导体装置的制造方法,在对上述多晶硅膜进行各向同性干式蚀刻的工序中,优选将碳化硅基板保持在50℃以上。根据上述方式,多晶硅膜容易被沿横向蚀刻,容易使第一倾斜角为60°以下。根据本专利技术的碳化硅半导体装置的制造方法,在上述多晶硅电极上形成层间绝缘膜的工序中,优选将层间绝缘膜的形成温度设为900℃以下。根据上述方式,由于即使在低温下也能够形成阶梯被覆性良好的层间绝缘膜,所以能够在不损害电气特性的情况下制造绝缘耐压优异的碳化硅半导体装置。专利技术效果根据本专利技术,由于以多晶硅电极的下端部的倾斜角成为60°以下的方式进行加工,所以多晶硅电极上的层间绝缘膜的阶梯被覆形状由悬伸形状得到改善,V字型的凹陷变浅而电场集中变弱。因此,能够得到层间绝缘膜的绝缘耐压优异的碳化硅半导体装置。附图说明图1是示意地表示本专利技术的碳化硅半导体装置的一个实施方式的截面图。图2是示意地表示本专利技术的碳化硅半导体装置的一个制造方法的工序图。图3是示意地表示掺杂剂的浓度分布与干式蚀刻形状之间的关系的截面图。图4是示意地表示本专利技术的碳化硅半导体装置的另一制造方法的工序图。图5是示意地表示现有的碳化硅半导体装置的一个实施方式的截面图。符号说明1:SiC基板2:栅极绝缘膜3:多晶硅膜(多晶硅电极)4:层间绝缘膜5:铝布线6:掩模N:V字型的凹陷θ:多晶硅电极下端部的第一倾斜角多晶硅电极肩部的第二倾斜角ψ:离子注入角具体实施方式本专利技术的碳化硅(SiC)半导体装置只要具备多晶硅电极就没有特别限定,具体而言可举出平面型MOSFET、沟槽型MOSFET、IGBT、绝缘栅型晶闸管等。在图1中示意性地示出本专利技术的SiC半导体装置的一个实施方式的主要部分的截面(并未如实地表示实际的形状、尺寸比)。在SiC基板1上形成有栅极绝缘膜2、形成在该栅极绝缘膜2上的多晶硅电极3、被覆该多晶硅电极3的层间绝缘膜4、形成在该层间绝缘膜4上的铝布线5。本专利技术的SiC半导体装置的特征是,被多晶硅电极3的与栅极绝缘膜2接触的下表面和多晶硅电极3的侧面所夹的下端部的第一倾斜本文档来自技高网
...
碳化硅半导体装置及其制造方法

【技术保护点】
一种碳化硅半导体装置,其特征在于,具备:碳化硅基板;形成在所述碳化硅基板上的栅极绝缘膜;以及形成在所述栅极绝缘膜上的多晶硅电极,在所述多晶硅电极中含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂,被所述多晶硅电极的与栅极绝缘膜接触的下表面和所述多晶硅电极的侧面所夹的下端部的第一倾斜角为60°以下。

【技术特征摘要】
【国外来华专利技术】2014.12.08 JP 2014-2482531.一种碳化硅半导体装置,其特征在于,具备:碳化硅基板;形成在所述碳化硅基板上的栅极绝缘膜;以及形成在所述栅极绝缘膜上的多晶硅电极,在所述多晶硅电极中含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂,被所述多晶硅电极的与栅极绝缘膜接触的下表面和所述多晶硅电极的侧面所夹的下端部的第一倾斜角为60°以下。2.根据权利要求1所述的碳化硅半导体装置,其特征在于,被所述多晶硅电极的上表面与所述多晶硅电极的侧面所夹的肩部所形成的第二倾斜角为100°以上的钝角,所述多晶硅电极的上表面对应于多晶硅电极的与栅极绝缘膜接触的面的背面侧。3.根据权利要求1或2所述的碳化硅半导体装置,其特征在于,所述掺杂剂相对于所述多晶硅电极的含量为1×1014/cm2以上且1×1021/cm2以下。4.一种碳化硅半导体装置的制造方法,其特征在于,包括:在碳化硅基板上形成栅极绝缘膜的工序;在所述栅极绝缘膜上形成多晶硅膜的工序;将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到所述多晶硅膜的工序;在所述多晶硅膜上选择性地形成掩模的工序;利用各向同性干式蚀刻除去所述多晶硅膜的露出部分而形成多晶硅电极的工序;除去所述掩模的工序;以及在...

【专利技术属性】
技术研发人员:胁本节子
申请(专利权)人:富士电机株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1