一种III族氮化物和硅异质集成衬底及其制作方法技术

本发明专利技术提供一种III族氮化物和硅异质集成衬底及其制作方法，所述III族氮化物和硅异质集成衬底包括：硅衬底；形成于所述硅衬底上的III族氮化物叠层结构；形成于所述III族氮化物叠层结构上的绝缘层；以及形成于所述绝缘层上的顶层硅。本发明专利技术的III族氮化物和硅异质集成衬底及其制作方法将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本发明专利技术的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。

III group nitride and silicon hetero integrated substrate and its manufacturing method

The invention provides a III nitride and silicon heterojunction integrated substrate and manufacturing method thereof, wherein III nitride and silicon heterojunction integrated substrate includes a silicon substrate; III nitride laminated structure formed on the silicon substrate; III nitride formed on the laminated structure of the insulating layer; and forming on the insulating layer on the top silicon. III nitride and silicon heterojunction integrated substrate and manufacturing method thereof of the invention of the top silicon and the III nitride laminated structure integrated on a silicon substrate, wherein the silicon based laminated structure can be used in traditional circuit, combined with the III nitride laminated structure can achieve a variety of the application, for the realization of \more than Moore\ provides an important platform for technological innovation. III nitride and silicon heterojunction integrated substrate of the invention, the III nitride material buried deep in the bottom, only the top silicon and silicon substrate surface exposed, will not cause pollution to the CMOS process, you can use the CMOS process line is carried out.

【技术实现步骤摘要】
一种III族氮化物和硅异质集成衬底及其制作方法
本专利技术属于半导体领域，涉及一种III族氮化物和硅异质集成衬底及其制作方法。
技术介绍
以摩尔定律为核心的半导体产业在过去半个世纪推动了计算(PC)和通讯(互联网)两个信息技术浪潮滚滚向前。然而，随着硅CMOS器件尺寸日益接近原子等级的物理极限，摩尔定律发展因巨大的研发投入和制造的困难度而遇到了瓶颈。“超越摩尔”(MtM)产业是指不以缩小器件尺寸为技术创新的成熟半导体及其延伸技术，其中包含微机电系统(Micro-Electro-MechanicalSystem，MEMS)、光电、射频、功率、模拟、微流体、微能源等。相比于体硅材料，III族氮化物(亦称III-N化合物)材料因其直接带隙、极大内建电场等特性，在光电、功率、射频、MEMS等领域有其独特优势。其中，III指元素周期表中第III族中的至少一种元素。体硅是实现摩尔定律的衬底材料平台。而新型的III族氮化物和硅异质集成衬底也将是实现“超越摩尔”重要的新技术创新平台。但是Ga、In等III族元素会影响CMOS工艺，因此，一般III族氮化物材料是禁止进入CMOS工艺线去流片的。因此，如何提供一种III族氮化物和硅异质集成衬底及其制作方法，为实现“超越摩尔定律”提供重要的新技术创新平台，解决III族氮化物材料无法使用CMOS工艺线流片的问题，成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种III族氮化物和硅异质集成衬底及其制作方法，用于解决现有技术中缺少与CMOS兼容的III族氮化物和硅异质集成衬底，Ga、In等III族元素会对CMOS工艺造成污染的问题。为实现上述目的及其他相关目的，本专利技术提供一种III族氮化物和硅异质集成衬底，所述III族氮化物和硅异质集成衬底包括：硅衬底；形成于所述硅衬底上的III族氮化物叠层结构；形成于所述III族氮化物叠层结构上的绝缘层；形成于所述绝缘层上的顶层硅。可选地，所述硅衬底采用(111)晶向硅，所述顶层硅采用(100)晶向硅。可选地，所述绝缘层包括二氧化硅层及氮化硅层中的至少一种。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层。本专利技术还提供一种III族氮化物和硅异质集成衬底的制作方法，包括如下步骤：S1：提供一硅衬底；在所述硅衬底上依次形成III族氮化物叠层结构及第一绝缘层；S2：提供一表面形成有第二绝缘层的硅基板，将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的一面键合；S3：采用智能剥离技术将所述硅基板分离为两部分，其中一部分结合于所述第二绝缘层表面作为顶层硅。可选地，所述硅衬底采用(111)晶向硅，所述顶层硅采用(100)晶向硅。可选地，键合步骤之前，在所述硅基板中形成用于智能剥离的离子注入层。可选地，所述离子注入层中的注入离子包括H离子、He离子及B离子中的至少一种。可选地，还包括步骤S4：对所述顶层硅表面进行化学机械抛光。可选地，所述第一绝缘层包括二氧化硅层或氮化硅层；所述第二绝缘层包括二氧化硅层或氮化硅层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层。可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层。如上所述，本专利技术的III族氮化物和硅异质集成衬底及其制作方法，具有以下有益效果：本专利技术的III族氮化物和硅异质集成衬底及其制作方法将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本专利技术的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。附图说明图1显示为本专利技术的III族氮化物和硅异质集成衬底的剖面结构示意图。图2-图5显示为所述III族氮化物叠层结构在不同应用中的剖面结构示意图。图6显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法的工艺流程图。图7显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法提供的硅衬底的示意图。图8显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法在硅衬底表面生长III族氮化物叠层结构的示意图。图9显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法在所述III族氮化物叠层结构表面形成第一绝缘层的示意图。图10显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法通过离子注入法在硅基板中形成离子注入层的示意图。图11显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的键合的示意图。图12显示为本专利技术的III族氮化物和硅异质集成衬底的制作方法采用智能剥离技术将所述硅基板分离为两部分的示意图。元件标号说明1硅衬底2III族氮化物叠层结构201，206，211，215缓冲层202，207，209，212，216非故意掺杂GaN层203，208，213，218N型GaN层204，219InGaN量子阱层205，210，221P型GaN层214AlGaN盖帽层217AlGaN层220P型AlGaN层3绝缘层301第一绝缘层302第二绝缘层4顶层硅5硅基板6离子注入层S1-S3步骤具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一本专利技术提供一种III族氮化物和硅异质集成衬底，所述III族氮化物和硅异质集成衬底包括：硅衬底1；形成于所述硅衬底1上的III族本文档来自技高网...

【技术保护点】
一种III族氮化物和硅异质集成衬底，其特征在于，所述III族氮化物和硅异质集成衬底包括：硅衬底；形成于所述硅衬底上的III族氮化物叠层结构；形成于所述III族氮化物叠层结构上的绝缘层；形成于所述绝缘层上的顶层硅。

【技术特征摘要】
1.一种III族氮化物和硅异质集成衬底，其特征在于，所述III族氮化物和硅异质集成衬底包括：硅衬底；形成于所述硅衬底上的III族氮化物叠层结构；形成于所述III族氮化物叠层结构上的绝缘层；形成于所述绝缘层上的顶层硅。2.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述硅衬底采用(111)晶向硅，所述顶层硅采用(100)晶向硅。3.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述绝缘层包括二氧化硅层及氮化硅层中的至少一种。4.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层。5.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层。6.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层。7.根据权利要求1所述的III族氮化物和硅异质集成衬底，其特征在于：所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层。8.一种III族氮化物和硅异质集成衬底的制作方法，其特征在于，包括如下步骤：S1：提供一硅衬底；在所述硅衬底上依次形成III族氮化物叠层结构及第一绝缘层；S2：提供一表面形成有第二绝缘层的硅基板，将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的一面键合；S3：采用智能剥离技术将所述硅基板分离为两部分，其中一部分结...

【专利技术属性】
技术研发人员：陈龙，
申请(专利权)人：上海芯晨科技有限公司，
类型：发明
国别省市：上海,31