叠层封装结构及其形成方法技术

本发明专利技术实施例提供的方法包括形成半导体器件，该半导体器件包括由模塑材料围绕的半导体管芯，其中，半导体器件的接触金属件具有暴露的边缘，将半导体器件置于具有内壁和外壁的托盘内，其中，该内壁位于半导体器件下面并且位于半导体器件的外边缘和半导体器件的凸块的外边缘之间，在半导体器件和托盘上沉积金属屏蔽层，其中，金属屏蔽层与接触金属件的暴露的边缘直接接触，然后将半导体器件与托盘分开。本发明专利技术的实施例还提供了叠层封装半导体器件。

Stacked package structure and its forming method

The method provided by the embodiment of the invention includes forming a semiconductor device, the semiconductor device includes a semiconductor die, surrounded by a molding material which contact metal semiconductor devices has exposed edge of the tray of the semiconductor device is placed in the inner wall and the outer wall of the inner and the outer edge of the inner wall is located between the semiconductor device and the semiconductor is located below device and semiconductor device bump of the outer edge, depositing a metal shielding layer in semiconductor device on the tray and the exposed edge of the metal shielding layer and the contact metal parts direct contact, and then separate the semiconductor device and tray. Embodiments of the present invention also provide stacked packaging semiconductor devices.

【技术实现步骤摘要】
叠层封装结构及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及叠层封装结构及其形成方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体工业已经经历了快速增长。在多数情况下，这种集成度的提高来自于最小特征尺寸的连续减小，这允许更多的组件集成到给定的区域。然而，较小的特征尺寸可能导致更多的泄漏电流。随着最近对微型化、更高的速度和更大的带宽以及更低的功耗和延迟的需求的增长，已产生出对于半导体管芯的更小和更具创造性的封装技术的需要。随着半导体技术的进一步改进，叠层封装半导体器件已经成为有效的替代以进一步减小半导体器件的物理尺寸。在叠层封装半导体器件中，在不同的晶圆和封装件上制造有源电路，诸如逻辑、存储器、处理器电路等。两个或更多封装件安装在彼此的顶部上，即，堆叠，同时它们之间的标准接口传输信号。可以通过采用叠层封装半导体器件获得更高的密度。此外，叠层封装半导体器件可以获得更小的形状因子、成本效益、增加的性能和降低的功耗。
技术实现思路
根据本专利技术的一个方面，提供了一种形成叠层封装结构的方法，包括：形成半导体器件，所述半导体器件包括由模塑材料围绕的半导体管芯，其中，所述半导体器件的接触金属件具有暴露的边缘；将所述半导体器件放入具有内壁和外壁的托盘内，其中，所述内壁位于所述半导体器件下面并且位于所述半导体器件的外边缘和所述半导体器件的凸块的外边缘之间；在所述半导体器件和所述托盘上沉积金属屏蔽层，其中，所述金属屏蔽层与所述接触金属件的所述暴露的边缘直接接触；以及将所述半导体器件与所述托盘分开。根据本专利技术的另一方面，提供了一种叠层封装半导体器件，包括：半导体结构，包括在底部封装件上堆叠的顶部封装件，其中，所述底部封装件包括位于所述底部封装件的底面上的多个底部封装件凸块、前侧接触金属件、模塑料层和背侧接触金属件，并且所述前侧接触金属件位于所述多个底部封装件凸块和所述模塑料层之间；以及金属屏蔽层，位于所述半导体结构的顶面、侧壁以及所述底部封装件的底面的部分上，其中，所述金属屏蔽层与至少一个接触金属件的边缘直接接触。根据本专利技术的又一方面，提供了一种形成叠层封装半导体器件的方法，包括：形成底部封装件，包括：在第一介电层中形成第一接触金属件，将半导体管芯附接在所述第一介电层上，在所述第一介电层上方沉积模塑料层，在所述模塑料层上方形成第二接触金属件并且在所述第二接触金属件上方形成多个底部封装件凸块，其中，所述半导体管芯嵌入在所述模塑料层内；将顶部封装件安装在所述底部封装件上以形成多管芯结构；将所述多管芯结构置于具有内壁和外壁的托盘内，其中，所述内壁位于所述多管芯结构下面并且位于所述底部封装件的外边缘和所述多个底部封装件凸块的外边缘之间；以及在所述多管芯结构和所述托盘上沉积金属屏蔽层，其中，所述金属屏蔽层与至少一个接触金属件的暴露的边缘直接接触。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的各个实施例的叠层封装半导体器件的截面图；图1(A)示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图2示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图3示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图3(A)示出了根据本专利技术的各个实施例的又另一叠层封装半导体器件的截面图；图4示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图5示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图5(A)示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图6示出了根据本专利技术的各个实施例的另一叠层封装半导体器件的截面图；图7至图26示出了根据本专利技术的各个实施例的制造图1中所示的叠层封装半导体器件的中间步骤；图27示出了根据本专利技术的各个实施例的用于形成图1中所示的半导体器件的方法的流程图；图28至图31示出了根据本专利技术的各个实施例的制造图4中所示的叠层封装半导体器件的中间阶段；图32示出了根据本专利技术的各个实施例的图29至图30中所示的托盘的截面图和顶视图；图33示出了根据本专利技术的各个实施例的托盘的顶视图；图34示出了根据本专利技术的各个实施例的半导体器件的部分和托盘的部分的截面图；图35示出了根据本专利技术的各个实施例的托盘的顶视图；以及图36示出了根据本专利技术的各个实施例的另一托盘的顶视图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。本专利技术将参照具体的上下文中的实施例描述具有金属屏蔽层的叠层封装结构。然而，本专利技术的实施例也可以应用于改变包括由模塑材料围绕的半导体管芯的半导体结构。该半导体结构可以是多管芯堆叠芯片、衬底上的多管芯等。之后，各个实施例将参照随后的附图更详细的解释。图1示出了根据本专利技术的各个实施例的叠层封装半导体器件的截面图。叠层封装半导体器件100包括底部封装件110和顶部封装件140。具体地，顶部封装件140堆叠在底部封装件110的顶部上。此外，顶部封装件140和底部封装件110通过由顶部封装凸块133、135、137和139以及底部封装件110上的它们相应的焊料层形成的连接结构接合在一起。如图1所示，连接结构包括四个焊料覆盖的凸块，凸块由回流工艺产生。以下将参照图22描述回流工艺。底部封装件110包括多个凸块141、143、145、147和149、第一互连结构130、模塑料层120以及第二互连结构112。在通篇描述中，第一互连结构130可选地称为前侧互连结构130。同样地，第二互连结构112可选地称为背侧互连结构112。如图1所示，模塑料层120位于前侧互连结构130和背侧互连结构112之间。此外，半导体管芯121嵌入在模塑料层120内。如图1所示，半导体管芯121的衬底侧与背侧互连结构112直接接触。半导体管芯121的互连侧与前侧互连结构130直接接触。多个贯通孔122、124、126和128嵌入在模塑料层120内。如图1所示，每个贯通孔(例如，贯通孔122)的底面连接至前侧互连结构130。每个贯通孔(例如，贯通孔122)的顶面连接至背侧互连结构本文档来自技高网...

【技术保护点】
一种形成叠层封装结构的方法，包括：形成半导体器件，所述半导体器件包括由模塑材料围绕的半导体管芯，其中，所述半导体器件的接触金属件具有暴露的边缘；将所述半导体器件放入具有内壁和外壁的托盘内，其中，所述内壁位于所述半导体器件下面并且位于所述半导体器件的外边缘和所述半导体器件的凸块的外边缘之间；在所述半导体器件和所述托盘上沉积金属屏蔽层，其中，所述金属屏蔽层与所述接触金属件的所述暴露的边缘直接接触；以及将所述半导体器件与所述托盘分开。

【技术特征摘要】
2016.04.13 US 15/097,4451.一种形成叠层封装结构的方法，包括：形成半导体器件，所述半导体器件包括由模塑材料围绕的半导体管芯，其中，所述半导体器件的接触金属件具有暴露的边缘；将所述半导体器件放入具...

【专利技术属性】
技术研发人员：余振华，蔡柏豪，林俊成，郑礼辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71