制造半导体器件的方法技术

用于制造半导体器件的方法包括：形成在基板上突出的鳍型图案；形成交叉鳍型图案的栅电极；通过利用干蚀刻在第一鳍型图案内形成邻近于栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理第一凹陷的表面而形成第二凹陷；以及在第二凹陷中形成外延图案。

【技术实现步骤摘要】
制造半导体器件的方法
本专利技术构思涉及制造半导体器件的方法。
技术介绍
为了半导体器件密度提高，多栅晶体管可以用作按比例缩放技术，其中鳍形或纳米线形状的多沟道有源图案(或者硅本体)可以形成在基板上，并且栅极形成在多沟道有源图案的表面上。这样的多栅晶体管可以允许按比例缩放，因为它们可以使用三维沟道区。此外，电流控制能力可以提高而不需要增加多栅晶体管中的栅极长度。此外，抑制短沟道效应(SCE)是可能的，短沟道效应可以指的是沟道区的电势因其而受漏电压影响的现象。
技术实现思路
本公开的实施方式可以提供制造半导体器件的方法，其可以通过配置为减少或者克服由于蚀刻工艺会产生的表面缺陷等等的表面处理工艺而提高半导体器件的性能和可靠性以及产量。本公开的实施方式不局限于以上所述，以上没有描述的其他实施方式可以基于以下提供的说明而被本领域技术人员清楚地理解。根据本专利技术构思的一些实施方式，制造半导体器件的方法包括：在半导体基板中形成凹陷，该凹陷邻近于在其上的栅电极，该凹陷包括在其表面内或其表面上的缺陷；进行包括沉积工艺和蚀刻工艺的表面处理工艺，由此在凹陷的表面上形成半导体衬垫膜使得半导体衬垫膜是未掺杂的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：形成在基板上突出的鳍型图案；形成交叉所述鳍型图案的栅电极；通过利用干蚀刻在所述鳍型图案内形成邻近于所述栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理所述第一凹陷的表面而形成第二凹陷；以及在所述第二凹陷中形成外延图案。

【技术特征摘要】
2015.10.14 KR 10-2015-01435521.一种制造半导体器件的方法，包括：形成在基板上突出的鳍型图案；形成交叉所述鳍型图案的栅电极；通过利用干蚀刻在所述鳍型图案内形成邻近于所述栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理所述第一凹陷的表面而形成第二凹陷；以及在所述第二凹陷中形成外延图案。2.如权利要求1所述的方法，其中所述沉积工艺的第一工艺气体和所述蚀刻工艺的第二工艺气体每个包括蚀刻气体。3.如权利要求2所述的方法，其中所述蚀刻气体是氯基气体。4.如权利要求1所述的方法，其中所述沉积工艺包括沿着所述第一凹陷的所述表面形成半导体衬垫膜，以及所述半导体衬垫膜是未掺杂的半导体膜。5.如权利要求4所述的方法，其中所述半导体衬垫膜包括硅层、硅锗层、和锗层中的一个。6.如权利要求4所述的方法，其中所述蚀刻工艺在所述沉积工艺之后进行，以及所述蚀刻工艺包括蚀刻所述半导体衬垫膜的至少一部分。7.如权利要求1所述的方法，其中所述沉积工艺在所述蚀刻工艺之后进行。8.如权利要求1所述的方法，其中所述表面处理工艺被进行多次。9.如权利要求8所述的方法，其中所述表面处理工艺包括第一表面处理工艺和第二表面处理工艺，所述第一表面处理工艺包括第一沉积工艺和第一蚀刻工艺，所述第二表面处理工艺包括第二沉积工艺和第二蚀刻工艺，所述第一沉积工艺和所述第二沉积工艺具有基本上相同的工艺条件，以及所述第一蚀刻工艺和所述第二蚀刻工艺具有基本上相同的工艺条件。10.如权利要求1所述的方法，其中用于进行所述沉积工艺的温度小于或者等于用于进行所述蚀刻工艺的温度。11.一种制造半导体器件的方法，包括：形成在基板上突出的鳍型图案；形成交叉所述鳍型图案的栅电极；在所述鳍型图案内形成邻近于所述栅电...

【专利技术属性】
技术研发人员：金东赫，朴起宽，金兑映，申东石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR