针对意外翻转而硬化的存储器装置制造方法及图纸

SRAM基本存储器单元(CELSR)的pMOS晶体管(P1、P2)具有电容器(C1、C2)，其第一电极(ELC1)由对应晶体管的栅极形成，其第二电极(ELC2)例如连接至对应反相器的输出端。

【技术实现步骤摘要】
针对意外翻转而硬化的存储器装置
本专利技术的实施例涉及存储器装置，并且更具体地涉及在同一存储单元内与静态随机存取存储器(SRAM)基本单元以及一个或多个(例如两个或四个)非易失性基本存储器单元、特别是双栅电可擦除可编程只读存储器(EEPROM)基本存储器单元相关联的那些装置。本专利技术更具体地涉及使得这种存储器单元针对SRAM存储器中的意外翻转而硬化的方法。
技术介绍
SRAM类型的基本存储器单元是易失性存储器单元，也即在电源切断事件中损失其数据、但是提供了非常快速存取速度和无限循环的存储器单元。非易失性基本存储器单元、例如EEPROM类型的存储器单元允许数据项目在电源切断事件中保存但是无法不定地循环。与SRAM基本存储器单元与一个或多个(例如两个或四个)非易失性单元相关联的存储器单元使其能够组合两种方案的优点，也即SRAM存储器的速度和无限耐久性以及非易失性存储器－例如闪存或EEPROM存储器的非易失性。在正常操作条件下，数据项目写入SRAM类型基本单元中的这种存储器单元，和/或从其读出。另一方面，明显的是当切断电源时，SRAM基本单元的内容转移至与其相关联的非易失性基本存储器单元。接着，明显的是，当电源恢复时，非易失性存储器单元中包含的数据重载入对应的SRAM基本存储器单元中。与SRAM存储器和非易失性存储器相关联的这些存储器单元的体系结构的示例描述在文献US4,132,905、US4,467,451、US4,980,859、US7,164,608和US8,018,768中，以及在编号为1355439、1355440和1356720的法国专利申请中。在SRAM基本单元中存在意外位翻转的风险，也即由该存储器的两个反相器形成的触发器中存储在SRAM存储器中的数据的逻辑值反转。换言之，如果在给定时刻，低逻辑电平存在于反相器之一的输出端，而高逻辑电平存在于另一反相器的输出端，位翻转导致高逻辑电平由低逻辑电平替换并且反之亦然，由此导致存储的数据反转。这些位翻转错误也被本领域技术人员称作为“软错误”，其可以由诸如阿尔法粒子之类的粒子或者甚至宇宙射线产生的干扰而引起，或甚至由激光束照射存储器装置而引起。当前用于抑制这些位翻转错误的一个解决方案包括使用错误校正码以及物理地分离属于给定错误校正群组的位。
技术实现思路
根据一个实施例，提供了一种用于限制SRAM单元中意外位翻转的风险的完全不同并且简易的解决方案。根据一个实施例，由此提出了在SRAM单元中使用至少一个集成结构，包括具有第一栅极电介质的MOS晶体管，以及具有由晶体管的栅极区域形成的第一电极、和位于所述第一电极之上并且由位于所述第一栅极电介质之上的第二栅极电介质而与第一电极分离的第二电极的电容器，第一导电接触区域形成与栅极区域的接触，第二导电接触区域形成与第二电极的接触，两个接触区域并未电连接。该结构具有紧凑占用面积，因为电容器的第一电极由晶体管的栅极区域形成，由此简单地允许滤波电容器形成在SRAM单元内，该电容器的电容值不仅通常远高于形成在集成电路的第一金属化层中的电容器的电容值，而且也更易于控制，该电容器此外并未耦合至位于SRAM单元顶部上的互连。该滤波电容器大大提高了由SRAM单元的两个反相器形成的触发器意外翻转所需的能量。由此，根据一个特征方面，提供了一种存储器装置，包括至少一个存储器单元，该类型的至少一个存储器单元包括拥有两个交叉耦合的反相器的SRAM基本存储器单元以及至少一个非易失性基本存储器单元，所述单元耦合在一起。根据该特征方面的一个通常特征，所述至少一个非易失性基本存储器单元包括至少一个浮置栅极晶体管，以及SRAM基本存储器单元包括诸如如上所述的至少两个集成结构，其MOS晶体管分别形成了两个反相器的至少两个晶体管，例如pMOS晶体管；每个第二电极旨在连接至一电势，例如反相器的输出节点电势或者甚至连接至电源电压或甚至连接至接地；SRAM基本存储器单元的其他晶体管包括栅极区域，该栅极区域其上有辅助区域，该辅助区域位于与集成结构的第二电极相同层中并且由栅极电介质与栅极区域分离。因此，当非易失性基本存储器单元中的一个或多个晶体管是一个或多个浮置栅极晶体管、并且因此晶体管包括例如两个多晶硅层时，SRAM单元的所有晶体管有利地形成在这两个多晶硅层中并且有利地这两个现有的多晶硅层用于在两个反相器的例如pMOS晶体管的至少两个晶体管上形成如前所述的集成结构，其电容器形成在两个多晶硅层之间。此外，关于SRAM单元的其他晶体管，对于该晶体管无需电容器，或者仅电连接下部多晶硅层、或者两个多晶硅层将短路。分离了电容器两个电极的栅极电介质有利地包括夹设在两个二氧化硅层之间的氮化硅层。该组成使其能够获得具有良好受控电容值的电容器，通常约为3fF/μm2。此外，这些额外的电容器增大了SRAM存储平面的电源与接地之间的电容值并且因此形成了改进抗扰度(noiseimmunity)的去耦电容器。每个非易失性基本存储器单元可以是电可擦除可编程只读存储器(EEPROM)单元。此外，存储器装置可以包括包含了存储器单元的行与列的存储平面。根据另一特征方面，提供了包含诸如如上所述存储器装置的集成电路。附图说明审阅了完全非限定性实施例的以下详细描述和附图将明确本专利技术的其他优点和特征，其中：－图1示意性示出了现有技术的存储器单元；以及－图2至图15示意性示出了本专利技术的各个实施例。具体实施方式在图1中，附图标记CEL表示存储平面的存储器单元，包括SRAM基本存储器单元CELSR与至少一个非易失性基本存储器单元CELNV，这两个基本存储器单元耦合在一起。基本存储器单元CELSR具有传统的结构，包括由两个交叉连接的CMOS反相器形成的触发器BSC，以及两个存取晶体管TA1和TA2。两个反相器连接在电源端子与接地GND之间，电源端子旨在连接至电源电压Vdd。两个存取晶体管TA1和TA2分别连接在两个反相器的输出端、与两个位线BL和BL之间，BL表示线BL的互补位线。存取晶体管TA1和TA2的栅极连接至字线WL。用于向基本存储器单元CELSR写入和从其读取数据的操作是本质上已知的传统操作。当电源切断或者在外部信号上时，基本存储器单元CELSR中包含的数据转移并且存储在非易失性基本存储器单元CELNV中。这称作“非易失性转移”。接着，当电源恢复时，采用非易失性基本存储单元CELNV的内容重载基本存储器单元CELSR。此外，取决于在用于重载单元CELSR的该操作期间所选择的配置结构，数据可以在非易失性转移至非易失性基本存储器单元CELNV之前相对于存储器单元CELSR中初始存储的数据而反转或不反转。如上所述，该SRAM基本存储器单元CELSR存在两个反相器输出节点处逻辑状态的意外翻转的风险，例如当由宇宙射线击中时或甚至在激光束照射期间。图2中单元的基本存储器单元CELSR被配置成减小该意外翻转的风险。就此而言，单元CELSR包括第一电容器C1，其第一电极ELC1连接至输入端EN1，并且其第二电极ELC2连接至触发器BSC的第一反相器INV1的输出端SS1，第一反相器INV1包括pMOS晶体管P1和nMOS晶体管N3。同样地，第二电容器C2连接在触发器BSC的第二反相器INV2的输入端EN2与输出端S本文档来自技高网...

【技术保护点】
一种集成结构，包括具有第一栅极电介质的MOS晶体管(TR)以及电容器(C)，所述电容器(C)具有由所述晶体管(TR)的栅极区域(G)形成的第一电极(ELC1)和位于所述栅极电极上方并且由位于所述第一栅极电介质上方的第二栅极电介质(OX)而与所述第一电极(ELC1)分离的第二电极(ELC2)，所述集成结构还包括与所述栅极区域(G)接触的第一导电接触区域(RGC1)以及与所述第二电极(ELC2)接触的第二导电接触区域(RGC2)，两个接触区域并未电连接。

【技术特征摘要】
2014.03.21 FR 14523621.一种存储器装置，包括如下类型的至少一个存储器单元(CEL)，该类型存储器单元包括拥有两个交叉耦合反相器的SRAM基本存储器单元(CELSR)以及至少一个非易失性基本存储器单元(CELNV)，所述SRAM基本存储器单元和所述至少一个非易失性基本存储器单元耦合在一起，其特征在于，所述至少一个非易失性基本存储器单元包括至少一个浮置栅极晶体管(E1)，以及所述SRAM基本存储器单元(CELSR)包括至少两个集成结构(STR)，所述至少两个集成结构中的每个集成结构包括具有第一栅极电介质的MOS晶体管(TR)以及电容器(C)，所述电容器(C)具有由所述晶体管(TR)的栅极区域(G)形成的第一电极(ELC1)和位于所述栅极电极上方并且由位于所述第一栅极电介质上方的第二栅极电介质(OX)而与所述第一电极(ELC1)分离的第二电极(ELC2)，所述至少两个集成结构中的每个集成结构还包括与所述栅极区域(G)接触的第一导电接触区域(RGC1)以及与所述第二电极(ELC2)接触的第二导电接触区域(RGC2)，两个接触区域并未电连接，所述集成结构的MOS晶体管分别形成了两个反相器的至少两个晶体管(P1、P2)，每个第二电极(ELC2)旨在连接至电势，所述SRAM基本存储器单元的其他晶体管包括由辅助区域所顶覆的栅极区域，所述辅助区域位于与所述集成结构的第二电极相同的层中并且由栅极电介质(OX12)与所述栅极区域分离。2.根据权利要求1所述的装置，其中，所述两个反相器的所述两个晶体管(P1、P2)是pMOS晶体管。3.根据权利要求1或2所述的装置，其中，两个第二电极(...

【专利技术属性】
技术研发人员：F·塔耶特，M·巴蒂斯塔，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR