【技术实现步骤摘要】
本专利技术涉及半导体
,尤其涉及一种十管抗瞬态效应SRAM存储单元。
技术介绍
集成电路是当前世界上更新速度最快的电子产品,而存储器始终是代表集成电路技术发展水平的典型产品。集成电路设计、制造工艺水平的提高使SRAM的容量、性能得以不断改善。SRAM因为读写速度块,成为用作计算机高速缓存的最大量的挥发性存储器。此外,在航空、通讯、消费电子类电子产品中,SRAM也有着广泛的应用。随着航空航天事业和半导体技术的飞速发展,各类电子设备早已应用到环境非常恶劣的空间中,空间中充斥着各种辐射粒子,而辐射效应会导致半导体存储器存储单元的数据翻转混乱,并导致整个逻辑电路的传输数据错误。因此,提高SRAM的抗辐射能力,已成为SRAM设计者必须考虑的问题。传统的SRAM大多采用六管单元,其结构如图1所示,用两个钳位的反相器(M1和M5构成一个反相器,M2和M6构成第二个反相器)再加上两个传输晶体管(M3和M4)组成。字线WL控制M3和M4,在读取和写入操作时,M3和M4导通。读取时,两根位线BLB和BL均预充电至高电平。写入1时,BL=1,BLB=0;写入0时,BL=0,BLB=1。现有的SRAM单元,在读取操作的时候,BL和BLB预充电至Vdd/2。由于晶体管的分压原理,导致存储0的节点电压上升,从而使静态噪声容限减小。如图1所示,在读取操作时,两条位线BL和BLB分别充电至Vdd/2 ...
【技术保护点】
一种十管抗瞬态效应SRAM存储单元,该单元包括以下结构:反相器结构,用于锁存逻辑电平状态,包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构,其中第一反相器结构由第三MOS管(M3)和第一MOS管(M1)串联形成,所述第三MOS管(M3)漏极和第一MOS管(M1)的漏极之间作为第一正存储节点(Q);第二反相器结构由第九MOS管(M9)和第七MOS管(M7)串联形成,所述第九MOS管(M9)源极和第七MOS管(M7)的源极之间作为第三负存储节点(QB2),所述第九MOS管(M9)栅极和第七MOS管(M7)的栅极之间作为第二负存储节点(Q1);第三反相器结构由第十MOS管(M10)和第八MOS管(M8)串联形成,所述第十MOS管(M10)源极和第八MOS管(M8)的源极之间作为第三正存储节点(Q2),所述第十MOS管(M10)栅极和第八MOS管(M8)的栅极之间作为第二负存储节点(QB1);第四反相器结构由第四MOS管(M4)和第二MOS管(M2)串联形成,所述第四MOS管(M4)漏极和第二MOS管(M2)的漏极之间作为第一负存储节点(QB);所述第一正存储节点(Q)、第二 ...
【技术特征摘要】
1.一种十管抗瞬态效应SRAM存储单元,该单元包括以下结构:
反相器结构,用于锁存逻辑电平状态,包括第一反相器结构、第
二反相器结构、第三反相器结构、第四反相器结构,其中
第一反相器结构由第三MOS管(M3)和第一MOS管(M1)串
联形成,所述第三MOS管(M3)漏极和第一MOS管(M1)的漏极
之间作为第一正存储节点(Q);
第二反相器结构由第九MOS管(M9)和第七MOS管(M7)串
联形成,所述第九MOS管(M9)源极和第七MOS管(M7)的源极
之间作为第三负存储节点(QB2),所述第九MOS管(M9)栅极和
第七MOS管(M7)的栅极之间作为第二负存储节点(Q1);
第三反相器结构由第十MOS管(M10)和第八MOS管(M8)
串联形成,所述第十MOS管(M10)源极和第八MOS管(M8)的
源极之间作为第三正存储节点(Q2),所述第十MOS管(M10)栅
极和第八MOS管(M8)的栅极之间作为第二负存储节点(QB1);
第四反相器结构由第四MOS管(M4)和第二MOS管(M2)串
联形成,所述第四MOS管(M4)漏极和第二MOS管(M2)的漏极
之间作为第一负存储节点(QB);
所述第一正存储节点(Q)、第二正存储节点(Q1)、第三正存
储节点(Q2)连接在一起;
所述第一负存储节点(QB)、第二负存储节点(QB1)、第三负
存储节点(QB2)连接在一起;
传输结构,用于传输存储在上述存储节点中的逻辑电平状态和来
自位线或反相位线的信息,由第五MOS管(M5)和第六MOS管(M6)
构成。
2.根据权利要求1所述的电路,所述反相器结构的特征为:
所述第三MOS管(M3)的源...
【专利技术属性】
技术研发人员:刘鑫,刘梦新,赵发展,韩郑生,
申请(专利权)人:中国科学院微电子研究所,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。