基于闪存-SRAM流水线的存储电路制造技术

本专利公开了一种基于闪存-SRAM流水线的存储电路。该电路包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储模块中。借助于SRAM的持续性高速数据吞吐能力，该系统避开了闪存的编程等待过程，既实现了持续性数据缓存，又使得实际缓存容量能达到数倍于系统所采用的SRAM缓存容量。在减小布线密度的同时又降低了成本，也保持了对数据速率的自适应性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利涉及一种用于平流层飞艇等低速无人监测平台数据存储的电子学系统，特别涉及一种新型的掉电不丢失的数据存储系统。
技术介绍
近些年来，人们在应对严重的地质灾害时，迫切地需要能够长时间浮空的平台，在第一时间进入受灾区域，辅助监测灾情。而作为飞机出现早期的主要监测平台，飞艇这一古老的飞行器正因此得到了空前发展，与过去不同的是，当今的飞艇平台正朝着无人化、大型化的方向发展。其巨大的载荷潜力，长时间的浮空能力，都为长时期监测灾区提供了有力条件。此外，以美国和以色列为代表的一些国家在无人机领域内取得了巨大发展，出现了为数不少的长航时，大载荷能力的无人机平台，亦逐渐成为了减震救灾中强有力的空中监测平台。虽然这些长航时的空中监测平台大大增强了对灾区的监测能力，但却带来了新的技术挑战。典型的挑战是:监测平台所获得的数据囿于通信信道带宽以及通信距离的限制，并不能实时地、完整地传输给地面处理中心。因而这些平台上仍须自行携带数据存储系统，用以保存监测数据。自上世纪九十年代以来，以半导体存储芯片作为存储介质的固态记录器因其存储密度大，无转动部件，体积小等优点逐渐成为了航天航空平台上存储系统设计的首选。这些半导体存储芯片为载体的存储系统又主要可以分为两种:基于SDRAM的大容量存储系统和基于闪存的大容量存储系统。以嫦娥一号卫星为例，采用的是SDRAM大容量存储器，存储容量可达48G比特，并可进行扩展。上述两种存储系统若应用在长航时的空中监测平台上，都存在着很大的缺陷:基于SDRAM的存储系统能持续高速的保存数据，但是付出的代价是系统过于复杂，功耗过高，一旦遇到系统掉电则所有数据都将丢失，实际上长航时的空中监测平台并不会持续的产生数据，而是间歇性的；基于闪存的存储系统的有着功耗低、海量存储的能力，但是为了避开闪存的编程等待时间，整个存储系统的工作速率必须是固定的，不够灵活，对长时间的空中监测平台而言，这种系统的开发仍然显得过于复杂。正因如此，为长航时的空中监测平台设计一种简单实用而又可靠的存储系统显得很有意义。
技术实现思路
本专利的目的是提出一种容量在IGB以上，简单实用、速率可动态调整、掉电不丢失，由闪存与SRAM缓存组成的流水线结构的存储电路。如附图1所示，电路包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块四个模块。所述的SRAM缓存模块与闪存存储模块的工作时钟之比是1:2;所述的SRAM缓存模块选取16比特数据位宽，写周期小于IOOns ；所述的闪存存储模块的编程时间是200 μ s，闪存容量大于IGB ；电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储模块中。相机模块是长航时浮空平台的监测设备，所产生的图像数据以低电压差分方式串行传输至FPGA主控模块，由FPGA来实现数据的接收转换、存储和传输的功能；模块和模块分别是SRAM缓存和闪存。在监测到低电压差分方式串行传输接口上有数据出现时，FPGA主控模块进行同步的串并转换，得到的并行数据将被存储进这模块和中。如附图2所示，具体的闪存-SRAM流水线的存储过程分为两个阶段第一阶段:大数据流被分成小数据片分时存储至SRAM或者闪存内。在初始阶段，由于闪存还处于时序准备阶段，暂时还不能写入数据，所以在这段时间内数据流存入SRAM中。当闪存完成下一次编程的时序准备后，闪存已经能够接受数据写入，故而数据流调转方向，转而向闪存中进行写入，此时SRAM进行等待。闪存在写入若干字节数据后需要一定的时间进行编程，无法再继续进行数据写入。因此，数据流重新写入SRAM中，在闪存完成编程过程以及下一次的写入的时序准备后，数据流又可以写入闪存中。不断重复这个过程，一个大的数据流就被分解成很多小的数据片，分别存入了 SRAM和闪存中。由于闪存的容量比SRAM大得多，所以SRAM会先存满。第二阶段:将第一阶段中SRAM内所存的数据被转移到闪存内，从而使得数据在掉电后能保持不丢失。如图2 所示，从时间片I开始，每个转移周期内将SRAM中的若干字节转存到闪存中，并等待编程完成。如此往复，即可保存好所有的数据流。上述两个阶段就构成了一次完整的闪存-SRAM流水线工作流程。这个流水线过程既充分利用了闪存的瞬时高速吞吐能力，又将一部分数据直接存储在闪存内，间接地增大了 SRAM的容量。令SRAM的总容量为B字节，数据流的速率为Vd字节/秒，Vd小于闪存的写周期速度极限。闪存的页容量是P字节，为常量。编程时间为Tp秒，也是常数。不难得到流向闪存和SRAM的两个数据片大小之比Ratio为R⑴i(> = 1 ；)U)在SRAm ^爾之前，大数据流以小的数据片的形式，不仅写入了 SRAM中，也存入了闪存内，没有任何停顿。因此，SRAM的容量其实已经发生改变，其等效容量变为 f + TPB~ 字节 >5 字节(2)从⑵式中可以得出结论:SRAM等效容量比实际容量增大了 B 卞节。 P本专利的闪存-SRAM流水线存储电路系统的优点是:系统的实际缓存扩大至数倍，并且是一种简单实用，掉电不丢失数据的存储系统。此外还能够在一定范围内自适应监测设备模块产生的数据速率，与基于SDRAM缓存的存储系统相比，极大地减小了开发的复杂度，在采用SRAM的同时有效地减小了布线密度。与基于闪存的存储系统相比，则具有灵活的速度优势，并且有效节省了芯片用量。附图说明图1是本专利的整体电子学系统原理框图。图2是本专利的具体工作过程示意图。图3是本专利的数据存储的仿真结果。具体实施方式按照本专利的附图1所示的闪存-SRAM流水线存储电路系统结构，设计了一种实际的存储系统，电路包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块四个模块。所述的SRAM缓存模块与闪存存储模块的工作时钟之比是1:2;所述的SRAM缓存模块选取16比特数据位宽，写周期小于IOOns ；所述的闪存存储模块的编程时间是200 μ s，闪存容量大于IGB ；采用的元器件参数如下:权利要求1.一种基于闪存与SRAM流水线结构的存储电路，包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，其特征在于: 所述的SRAM缓存模块与闪存存储模块的工作时钟之比是1:2 ； 所述的SRAM缓存模块选取16比特数据位宽，写周期小于IOOns ； 所述的闪存存储模块的编程时间是200 μ s，闪存容量大于IGB ； 电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储·模块中。专利摘要本专利公开了一种基于闪存-SRAM流水线的存储电路。该电路包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次本文档来自技高网...

【技术保护点】
一种基于闪存与SRAM流水线结构的存储电路，包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，其特征在于：所述的SRAM缓存模块与闪存存储模块的工作时钟之比是1:2；所述的SRAM缓存模块选取16比特数据位宽，写周期小于100ns；所述的闪存存储模块的编程时间是200μs，闪存容量大于1GB；电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储模块中。

【技术特征摘要】

【专利技术属性】
技术研发人员：肖喜中，王跃明，郎均慰，陈杨，王晟玮，庄晓琼，鲍智康，
申请(专利权)人：中国科学院上海技术物理研究所，
类型：实用新型
国别省市：