可编程只读存储器制造技术

公开了一种存储单元的阵列。所述存储单元包括熔丝和至少一个晶体管。晶体管用于控制熔丝的编程或读出。将编程电压应用到第一和第二导电层的堆。该堆的第一部分将编程电压耦合到单元中的晶体管的一端。该堆的第二部分将编程电压耦合到另一个单元中的晶体管的一端。

【技术实现步骤摘要】

本文公开的主题总体上涉及存储器件的领域。
技术介绍
典型地，可编程只读存储器(PROM)器件用于配置和测试集成电路器件(例如，微处理器)，并且用于测试和配置存储器高速缓存。目前，熔丝阵列用于PROM器件，以存储信息。附图说明在附图中以举例而非限制性的方式来说明本专利技术的实施例，其中，相同的附图标记代表相同的元件。图1A描述了现有技术中的PROM阵列。图1B描述了在现有技术中，将单元的源极端(sourceterminal)连接到编程电压端(program voltage terminal)的方式的简化示例。图1C描述了行相关的示例，其中，在不同的存储单元的源极端处的电压具有不同的电压。图2A描述了根据本专利技术的实施例的PROM阵列。图2B描述了根据本专利技术的实施例的PMOS晶体管的实施例。图2C描述了根据本专利技术的实施例的示例性半导体结构的简化的横截面视图，该半导体结构具有被导电地耦合到单元的金属层。图2D描述了根据本专利技术的实施例的，相对于编程器件来布置熔丝的方式的俯视图。图2E描述了根据本专利技术的实施例的电平转换器的示例。图2F描述了根据本专利技术的实施例的，用来操作电平转换器的所产生的信号的示例。图2G描述了根据本专利技术的实施例的PROM阵列的另一个实施例。图2H描述了根据本专利技术的实施例的读出放大器(sense amplifier)的结构。图3描述了根据本专利技术的实施例的，在对PROM阵列中的单元编程期 间产生的信号的时序图。图4描述了根据本专利技术的实施例的，在PROM阵列中的单元的读取模 式期间产生的信号的时序图。图5描述了根据本专利技术的实施例的，构建存储单元的阵列的方式的流 程图。图6描述了包含使用根据本专利技术的一个实施例的熔丝单元阵列的 PROM的示例性系统。图7描述了根据本专利技术的实施例的多列交错布局，其中，多个列共享 相同的读出放大器。具体实施例方式该说明书中对一个实施例或实施例的提及意味着结合该实施 例描述的特定的特征、结构或特性包含在本专利技术的至少一个实施例中。因 此，在该说明书中各处出现的短语在一个实施例中或实施例并不 必定都是指相同的实施例。此外，特定的特征、结构或特性可以组合在一 个或多个实施例中。在一个实施例中，可编程ROM (PROM)阵列可以包括按行、列布置 的存储单元的阵列。每个存储单元可以包括PMOS晶体管和可编程熔丝。 在一个实施例中，每个存储单元的编程端通过堆叠的导电层耦合到电源， 其中，使用一个或多个过孔(via)来导电地耦合每一层。图1A描述了现有技术的PROM阵列100。PROM阵列100包括使用熔 丝元件和串联的NMOS晶体管的单元。熔丝元件可以由多晶硅、金属和其 它材料制造。金属层按列将编程端VCCFHV耦合到存储单元的漏极端，并 且将VSS (也叫做地)耦合到存储单元的源极端。图1B描述了在现有技术中，使用金属层将单元的源极端连接到编程电 压端的方式的简化的例子。因为使用金属层将源极端耦合到地(例如，VSS)， 所以PROM阵列100会具有行相关性，这使得与更靠近VSS的存储单元相比，离VSS较远的存储单元会工作欠佳。图1C描述行相关的例子，由于行相关，在相同列中的不同存储单元的源极端处的电压不同。为了接通存储单元中的晶体管，栅极电压比源极电压高出的值必须至少达到晶体管的阈值电压。由于存在沿着路径150的寄生电阻，所以在行33中的单元的源极电压VS1比在行0中的单元的源极电压VS2高。由于在行0中的单元的较低的源极电压VS2，在行0中的单元可以正确地工作。然而，较高的源极端电压VS1引起反向本体偏压(reversebody bias),其导致更高的器件阈值电压，因此，通过行33中的单元的NMOS晶体管的编程电流比通过行0中的要小。通过单元的低电流可能无法对单元的熔丝进行编程。因此，在单元的读取期间，读出放大器可能无法检测到熔丝的编程状态，由此，降低了熔丝的成品率(yield)。为了减少行相关并且提高存储单元成品率，可以使用各种技术。 一种技术涉及在端VCCFHV处使用更高的编程电压，这使得在更高编号的行(例如，远离地(VSS)的行)中的单元更有可能工作。但是，这一更高的编程电压会引起对器件的可靠性的担忧，并且还会增大熔丝编程期间的结漏(junction leakage)。更高的编程电压还会使得在较低编号的行中的一些熔丝单元过度灼烧，从而影响成品率和熔丝的可靠性。另一种技术是将编程电压设置为基于较低的行(例如，更靠近地的行)的较低的电压。然而，较低的电压可能不足以对较高的行中的单元编程。图2A描述了根据本专利技术的实施例的PROM阵列200 。阵列200包括可通过行和列选择信号进行寻址的单元。在一个实施例中，单元(例如，206-A、206-B、 216-A、 216-B、 226-A和226-B)包括熔丝(例如，208-A、 208-B、218-A、 218-B、 228國A和228-B)和晶体管(例如，210-A、 210-B、 220-A、220-B、 230-A和230-B)。在一个实施例中，熔丝可以由本领域中已知的任何材料制造，包括多晶硅和各种金属。在一个实施例中，晶体管可以是任意的晶体管，例如PMOS晶体管、垂直漏极NMOS (也称为VDNMOS)、或垂直源极和漏极NMOS (也称为VSDNMOS)。阵列200可以包括一个或多个冗余的单元行。冗余的行能用于修复一个或多个有缺陷的行，以满足处理和阵列200的熔丝成品率目标。图2B描述了根据本专利技术的实施例的，能在单元中使用的PMOS晶体管的实施例。在这个实施例中，在单元中的单个PMOS能分为多个PMOS器 件，这些器件的源极端连接在一起，漏极端连接在一起，而栅极端连接到 分离的端。在另一个实现中，可以将栅极端连接在一起并连接到相同的端。每个晶体管的衬底和源极端(例如，211-A禾口221-A)可以被导电地耦 合到端VCCFHV。在一个实施例中，关于图2C描述的技术可用于将端 VCCFHV耦合到每个晶体管的源极端。图2C描述了根据本专利技术的实施例 的示例性半导体结构250的简化的横截面视图，其具有导电层1到9，这些 层将编程电压端导电地耦合到单元的编程端。半导体结构250包括多个导 电层9到1，使用过孔将这些层导电地耦合。尽管没有描述，但是将金属层 以交叉的方式布置，这使得每隔一行的导电层是平行的。因此，尽管没有 描述，所描述的两个堆的金属层2、 4、 6、 8将是连续的。 一堆导电层9到 1和过孔导电地将编程电压端(例如，VCCFHV)耦合到单元O的晶体管的 源极端。另一堆导电层9到1和过孔导电地将编程电压端(例如，VCCFHV) 耦合到单元1的晶体管的源极端。堆的另一个实施例可具有IO个或更多个 金属层。在这种情况下，层9是最高编号的金属层。因此，通过使用图2C的堆，从编程电压端到存储单元的编程端可以有 比图1B的导电路径更短的导电路径。使用图2C的导电路径可以降低由寄 生电阻引起的源极端电压的改变。因此，由于减小了寄生电阻，所以行相 关性可以降低。由于行相关性降低，在端VCCFHV处的单个编程电压可以 被用于对阵列中的所有单元进行编程。此外，随着行相关性的降低，与针 对阵列100 (图1A)中的单元的编程电压相本文档来自技高网...

【技术保护点】
一种装置，包括：　电压提供端；　至少两个堆叠的导电层；以及　第一单元，其中　所述第一单元包括至少具有第一端的晶体管，并且　使用所述至少两个堆叠的导电层的一部分，将所述第一端导电地耦合到所述电压提供端。

【技术特征摘要】
US 2008-8-20 12/229,1171、一种装置，包括电压提供端；至少两个堆叠的导电层；以及第一单元，其中所述第一单元包括至少具有第一端的晶体管，并且使用所述至少两个堆叠的导电层的一部分，将所述第一端导电地耦合到所述电压提供端。2、 根据权利要求1所述的装置熔丝被导电地耦合到所述晶体管。3、 根据权利要求2所述的装置 属和多晶硅中选择的材料。4、 根据权利要求l所述的装置 所述第一单元还包括熔丝， 所述晶体管包括第二端和第三端， 所述第二端被耦合用于接收行选择信号，以及 所述第三端被耦合到所述熔丝。5、 根据权利要求4所述的装置，其中 所述晶体管包括至少一个PMOS晶体管， 所述第一端包括源极端， 所述第二端包括漏极端，以及 所述第三端包括栅极端。6、 根据权利要求l所述的装置，其中，所述至少两个堆叠的导电层至 少包括第一金属层，该第一金属层通过过孔导电地耦合到第二金属层。，其中，所述第一单元还包括熔丝，该 ，其中，所述熔丝包括从一种或多种金 ，其中7、 根据权利要求4所述的装置，其中，所述熔丝所在的平面在所述晶 体管所在的平面的上方。8、 根据权利要求4所述的装置，其中，所述熔丝与所述晶体管实质上 位于相同的平面上。9、 根据权利要求l所述的装置，还包括第二单元。10、 根据权利要求9所述的装置，其中，所述第二单元包括第一端， 并且其中，所述至少两个堆叠的导电层的第二部分将所述电压提供端导电 地耦合到所述第二单元的所述第一端。11、 根据权利要求1所述的装置，还包括第一和第二读出放大器以及 第一和第二列单元，其中，所述第一列单元使用所述第一读出放大器，并 且所述第二列单元使用所述第二读出放大器。12、 根据权利要求1所述的装置，还包括读出放大器和多列单元，并 且其中，所述多列单元共享相同的读出放大器。13、 根据权利要求l所述的装置，还包括 行选择逻辑，用于选择行； 列选择逻辑，用于选择列；以及转换逻辑，用于调整应用到所选择的行中的单元的电压。14、 一种...

【专利技术属性】
技术研发人员：Z陈，S库尔卡尼，K张，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[]