【技术实现步骤摘要】
本专利技术的实施例涉及集成电路，并且更具体地涉及熔丝器件(或简称为“熔丝”)。
技术介绍
1、通常，熔丝器件是自然拥有电通过或闭合状态(其中熔丝器件允许电流通过并因此充当闭合开关)以及电断开状态(其中熔丝器件充当断开开关(到可能的电流泄漏内))的器件。
2、在存在触发事件的情况下，熔丝器件从其电通过状态转移到电断开状态，并且该转移是不可逆转的，也就是说，已经转移到其电断开状态的熔丝器件不能返回到电通过状态。
3、熔丝器件在电子设备中有许多应用，并且使得调整电容和/或电阻值成为可能，特别是在集成电路生产之后。在这方面，例如可以生产通过熔丝器件并联连接的电容器网络，这些熔丝器件根据期望的最终电容值而将被选择性地断开。
4、在可能的应用中，可以引用但不限于此的是存储器电路、特别是eeprom存储器，在这些电路内可执行电容调整(“修整”)。
5、目前，用于生产熔丝器件的常规解决方案包括使用借助激光束而被局部熔化的金属线(自然电通过)，以使熔丝转移到其断开状态。然而，这种技术需要附加的设备项目(即，激光器)和附加的方法步骤。
6、需要简化集成电路内的熔丝器件的生产和实施。
技术实现思路
1、根据实施例，提出了熔丝器件的完全不同的结构，该熔丝器件拥有自然电通过状态并且能够通过修改熔丝器件的电子行为而被置于电断开状态。
2、根据一个实施例，提出了使用pn结或二极管作为熔丝元件，pn结或二极管在展现出非常低的电阻的反向操作模式
3、因此，根据一个方面，提出了包括一种集成电路，该集成电路包括至少一个熔丝器件，该至少一个熔丝器件被配置为从电闭合状态转移到电断开状态。
4、该熔丝器件包括pn结半导体区域，pn结半导体区域与集成电路的其余部分电绝缘并且被配置为在施加小于电压阈值的反向偏置电压时以其反向模式进行操作，该熔丝器件因而处于它的电闭合状态，并且pn结半导体区域被配置为在施加大于或等于电压阈值的反向偏置电压之后，表现为具有足够高值的电阻，使得熔丝器件被认为是处于它的电断开模式。
5、根据应用，并且具体根据在集成电路中使用的电压，本领域技术人员将知道如何将结区域配置为针对所设想的应用和电压而获得足够高的电阻值，以将熔丝器件认为处于它的电断开模式(即，展示出可忽略的泄漏电流)。
6、因此，作为非限制性示例，在电断开模式中，pn结半导体区域被配置以使得例如对于大约1伏特至几伏特(具体是5伏特)的量级的电压，电阻值可以在约1兆欧与约50兆欧之间。
7、根据一个实施例，pn结半导体区域被配置以使得电断开模式中的电阻值与反向操作模式中的pn结的电阻值之间的比率在约106与约5×108之间。
8、根据一个实施例，pn结半导体区域被配置以使得：当被反向偏置时，流通过pn结的电流的电平的演化曲线随反向偏置电压而增加，直到反向偏置电压保持小于电压阈值(熔丝器件因而处于它的电闭合状态)，并且该电流的电平的演化曲线在反向偏置电压达到电压阈值时急剧下降到第一电流阈值以下。
9、此时，结区域pn不再充当二极管，但是该结区域的电行为已经以不可逆的方式被修改，以便表现为具有大值的电阻。
10、更具体地，pn结半导体区域被配置以使得恰好在下降之前的电流的电平与第一电流阈值(即恰好在下降之后)之间的比率在约108与约1012之间。
11、可以获得上述效果的非限制性示例性结构如下：pn结半导体区域包括：具有第一导电性类型p的第一半导体区以及具有第二导电性类型n的第二半导体区，第二导电性类型与第一导电性类型相对，第一半导体区和第二半导体区在它们的交界处形成pn结；第一半导体区上的第一导电接触区；第二半导体区上的第二导电接触区，pn结不与这两个接触区接触，并且第一区和第二区中的至少一个具有非均质浓度的掺杂剂，该非均质浓度的掺杂剂在该结的级别处比在对应接触区的级别处具有更低的浓度值。
12、在第一变型中，这两个区中展示出非均质浓度的掺杂剂的区可以具有p型导电性。
13、在该第一变型中，根据一个实施例，第一半导体区域包括第一域(例如p+掺杂)以及第二域(例如，p掺杂)，第二域与第一域相比更少强掺杂，第二域相接触地设置在第一区的第一域与第二区(例如，n+掺杂)之间，pn结被形成在第二域与第二区之间，并且两个接触区域分别位于第一域和第二区上。
14、即，在某些情况下，优选的是，两个区中展示出非均质浓度的掺杂剂的一个区具有n型导电性。该另一变型可以特别使导致电流急剧下降的电压阈值具有较低值。
15、在该另一变型中，根据一个实施例，第二半导体区包括第一域(例如n+掺杂)以及第二域(例如，n掺杂)，第二域与第一域相比更少强掺杂，第二域相接触地设置在第二区的第一域与第一区(例如，p+掺杂)之间，pn结被形成在第二域与第一区之间，并且两个接触区域分别位于第一域和第一区上。
16、无论第二域的掺杂剂的浓度如何，都可以获得上述效果。即，为了特别利用不太高并且与集成电路中采用的技术兼容的电压阈值(通常为小于15伏特的电压阈值)来获得工业上可接受的效果，第二域的掺杂剂的浓度有利地大于或等于5c/10并且小于或等于5c/10，其中c是第一域的掺杂剂的浓度。
17、同样，第二域的长度也影响电压阈值的值。
18、因此，这里再次为了特别利用不太高并且与集成电路中采用的技术兼容的电压阈值(通常为小于15伏特的电压阈值)来获得工业上可接受的效果，有利的是，第二域的长度大于或等于0.5微米并且，有利的是，第二域的长度小于或等于2.5微米。
19、有利的是，结半导体区域通过绝缘区域与集成电路的衬底绝缘。这使得熔丝器件的操作可以不会被由衬底的存在而导致的寄生二极管所干扰。
20、结半导体区域可以包括位于浅沟槽类型的绝缘区域(sti：浅沟槽绝缘(shallowtrench insulation))上的掺杂多晶硅条。这使得可以将结半导体区域与大块的衬底或与阱相绝缘。
21、结半导体区域的厚度可以在2微米与2.5微米之间。
22、作为变型，衬底可以是绝缘体上硅(soi：silicononinsulator)，该绝缘体上硅包括载体衬底、位于载体衬底上的掩埋绝缘层以及位于掩埋绝缘层上的半导体膜，并且结半导体区域因而是半导体膜的掺杂部分、位于掩埋绝缘层上、并且例如通过浅沟槽而与半导体膜的其余部分横向绝缘。
23、根据另一方面，提出了一种集成电路，该集成电路包括至少一个熔丝器件，该至少一个熔丝器件被配置为从电闭合状态转移到电断开状态，其中熔丝器件包括pn结半导体区域，该pn结半导体区域与集成电路的其余部分电绝缘并且包括具有第一导电性类本文档来自技高网...
【技术保护点】
1.一种集成电路，包括熔丝器件，所述熔丝器件被配置为从电闭合状态转换到电断开状态，所述熔丝器件包括：
2.根据权利要求1所述的集成电路，其中所述第二域的长度大于或等于0.5微米并且小于或等于2.5微米。
3.根据权利要求1所述的集成电路，其中所述电绝缘PN结半导体区域的厚度在2微米与2.5微米之间。
4.根据权利要求1所述的集成电路，还包括衬底，并且其中所述电绝缘PN结半导体区域通过绝缘区域与所述衬底绝缘。
5.根据权利要求4所述的集成电路，其中所述电绝缘PN结半导体区域包括位于所述绝缘区域上的掺杂多晶硅条，并且其中在所述绝缘区域中是浅沟槽类型的绝缘区域。
6.根据权利要求4所述的集成电路，其中所述衬底是绝缘体上硅类型的衬底，所述绝缘体上硅类型的衬底包括载体衬底、位于所述载体衬底上的掩埋绝缘层和位于所述掩埋绝缘层上的半导体膜，并且其中所述电绝缘PN结半导体区域是所述半导体膜位于所述掩埋绝缘层上的掺杂部分，并且所述掺杂部分与所述半导体膜的其余部分横向绝缘。
7.根据权利要求1所述的集成电路，其中所述熔丝器件被配
8.根据权利要求1所述的集成电路，包括多个熔丝器件。
9.根据权利要求8所述的集成电路，其中所述多个熔丝器件被配置为存储数字字。
10.根据权利要求1所述的集成电路，还包括读取电路，所述读取电路被配置为检测所述熔丝器件的状态。
...【技术特征摘要】
1.一种集成电路，包括熔丝器件，所述熔丝器件被配置为从电闭合状态转换到电断开状态，所述熔丝器件包括：
2.根据权利要求1所述的集成电路，其中所述第二域的长度大于或等于0.5微米并且小于或等于2.5微米。
3.根据权利要求1所述的集成电路，其中所述电绝缘pn结半导体区域的厚度在2微米与2.5微米之间。
4.根据权利要求1所述的集成电路，还包括衬底，并且其中所述电绝缘pn结半导体区域通过绝缘区域与所述衬底绝缘。
5.根据权利要求4所述的集成电路，其中所述电绝缘pn结半导体区域包括位于所述绝缘区域上的掺杂多晶硅条，并且其中在所述绝缘区域中是浅沟槽类型的绝缘区域。
6.根据权利要求4所述的集成电路，其中所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。