【技术实现步骤摘要】
本公开总体上涉及电子系统和设备，更具体地涉及由氮化镓结构(gan)形成的电子系统和设备。
技术介绍
1、常规来说由硅衬底形成电子系统和设备，但也可以使用其他半导体材料。具体地，可以使用包括氮化镓(gan)的结构。
2、期望能够至少部分地改进在包括氮化镓的结构内部和顶部形成的电子系统和设备的某些方面。
技术实现思路
1、需要在包括氮化镓的结构内部和顶部形成的电子系统和设备。
2、需要包括电子系统和设备的晶体管，该晶体管被形成在包括氮化镓的结构内部和顶部。
3、实施例克服了已知电子系统和设备的全部或部分缺点。
4、根据第一方面，一个实施例提供了一种电子设备，该电子设备被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括至少一个e模式型hemt功率晶体管以及模拟电路，至少一个e模式型hemt功率晶体管适于接收电子设备的漏极与源极之间的650v的最大电压，模拟电路用于控制所述功率晶体管。
5、根据实施例，模拟控制电路包括所述功率晶体管的驱动器。
6、根据实施例，模拟控制电路包括至少一个逻辑电路。
7、根据实施例，模拟控制电路包括至少一个电压调节电路。
8、根据实施例，模拟控制电路包括至少一个高压调节电路，至少一个高压调节电路适于接收400v的最大电压。
9、根据实施例，模拟控制电路包括过温保护电路。
10、根据实施例，模拟控制电路包括过流保护电路。
1
12、根据实施例，至少两个金属化水平被形成在所述氮化镓层上。
13、根据实施例，至少三个金属化水平被形成在所述氮化镓层上。
14、另一实施例提供了一种集成电路，包括先前描述的设备。
15、根据实施例，该电路是功率转换器。
16、根据实施例，该电路是切换模式电源。
17、根据第二方面，一个实施例提供了一种过温保护电路，该过温保护电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括：
18、第一电阻器，具有第一正温度系数并且被布置在所述氮化镓层中；以及
19、第二电阻器，具有不同于第一系数的第二温度系数。
20、根据实施例，第二电阻器被布置在所述衬底中，并且其中所述第二系数等于零。
21、根据实施例，第二电阻器被布置在所述氮化镓层中。
22、根据实施例，所述第二系数为正。
23、根据实施例，所述第二系数为负。
24、根据实施例，所述第二电阻器是硅和铬合金。
25、根据实施例，该电路还包括比较器电路，适于将跨第一电阻器取得的第一电压与第二参考电压进行比较。
26、根据实施例，参考电压适于由分压桥递送。
27、根据实施例，第一电阻器的阻抗适于被修整。
28、根据实施例，第一电阻器由包括至少一个金属熔丝的电路形成。
29、另一实施例提供了一种电子设备，该电子设备被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括先前描述的过温保护电路。
30、根据实施例，该设备还包括至少一个e模式型hemt功率晶体管，适于接收其漏极与源极之间的650v的最大电压。
31、根据实施例，所述功率晶体管由e模式型hemt晶体管的至少两个组件形成，并且第一电阻器被形成在所述组件中的两个组件之间。
32、根据第三方面，一个实施例提供了一种第一e模式型hemt功率晶体管的驱动器，该驱动器适于接收其漏极与源极之间的650v的最大电压，所述电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，并且包括至少第二e模式型晶体管，适于将控制电压直接发送到第一晶体管的栅极并且具有大于5mm2的面积。
33、根据实施例，所述第二晶体管的面积在10至15mm2的范围内。
34、根据实施例，所述第二晶体管由多个e模式型晶体管的组件形成。
35、另一实施例提供了一种包括先前描述的所述第一功率晶体管和驱动器的设备。
36、根据实施例，驱动器的第二晶体管包括与第一功率晶体管的栅极区域直接接触的漏极区域。
37、根据第四方面，一个实施例提供了一种电压调节电路，该电压调节电路被形成在表面覆盖有氮化镓层的单片半导体衬底的内部和顶部，包括：
38、第一电阻器和第一d模式型hemt晶体管，在第一端子与第二端子之间；以及
39、第二d模式型hemt晶体管，在第一端子与第三端子之间，
40、其中第一电阻器与第一晶体管之间的中点被耦合至第一晶体管和第二晶体管的栅极。
41、根据实施例，该电路还包括齐纳二极管，齐纳二极管在第二端子与参考端子之间。
42、根据实施例，齐纳二极管被形成在半导体衬底的未被氮化镓层覆盖的部分上。
43、根据实施例，第二端子或第三端子适于递送电源电压。
44、根据实施例，该电路还包括第三d模式型hemt晶体管，第三d模式型hemt晶体管在第一电阻器与第一晶体管之间，第三d模式型hemt晶体管的栅极被耦合至第一电阻器与第三晶体管之间的中间节点。
45、根据实施例，该电路还包括第五d模式型hemt晶体管，第五d模式型hemt晶体管在第一端子与适于递送电源电压的第一节点之间，第五d模式型hemt晶体管的栅极被耦合至第三晶体管的栅极。
46、根据实施例，该电路还包括第六d模式型hemt晶体管，第六d模式型hemt晶体管在第一端子与适于递送电源电压的第二节点之间，第六d模式型hemt晶体管的栅极被耦合至第五晶体管的栅极。
47、根据实施例，该电路还包括第七hemt晶体管和第二电阻器，第七hemt晶体管和第二电阻器在第一端子与第二端子之间，第七晶体管的漏极被耦合至第一端子，第七晶体管的源极被耦合至所述第二电阻器的第一端子，并且所述第二电阻器的第二端子被耦合至第二端子。
48、根据实施例，其中第七晶体管是d模式型，并且其栅极被耦合至漏极。
49、根据实施例，第七晶体管是e模式型，并且适于在其栅极上接收偏置电压。
50、另一实施例提供了一种高压调节电路，包括先前描述的电压调节器电路。
51、根据实施例，该电路还包括先前描述的电压调节器电路。
52、根据实施例，该电路包括：
53、第一二极管，在第四端子与所述第一端子之间，第一二极管的阳极被耦合至第四端子并且第一二极管的阴极被耦合至第一端子(vcc)；
54、第八d模式型hemt晶体管和第二二极管，在第五端子与第一端子之间；
55、第三电阻器和触发器，在第五端子与第六端子之间；以及
56、第八晶体管的栅极，被耦合至所述第三电阻器与所述触发器之间的中点。本文档来自技高网...
【技术保护点】
1.一种电压调节电路，包括：
2.根据权利要求1所述的电路，还包括齐纳二极管，所述齐纳二极管在所述第二端子与参考端子之间。
3.根据权利要求1所述的电路，其中所述齐纳二极管被形成在所述半导体衬底的未覆盖有所述氮化镓层的部分上。
4.根据权利要求1所述的电路，其中所述第二端子或所述第三端子适于递送电源电压。
5.根据权利要求1所述的电路，还包括第三d模式型HEMT晶体管，所述第三d模式型HEMT晶体管在所述第一电阻器和所述第一晶体管之间，所述第三d模式型HEMT晶体管的栅极被耦合至所述第一电阻器与所述第三晶体管之间的中间节点。
6.根据权利要求5所述的电路，还包括第五d模式型HEMT晶体管，所述第五d模式型HEMT晶体管在所述第一端子与适于递送电源电压的第一节点之间，所述第五d模式型HEMT晶体管的栅极被耦合至所述第三晶体管的所述栅极。
7.根据权利要求6所述的电路，还包括第六d模式型HEMT晶体管，所述第六d模式型HEMT晶体管在所述第一端子与适于递送电源电压的第二节点之间，所述第六d模式型HEMT晶体管的栅
8.根据权利要求7所述的电路，还包括第七HEMT晶体管和第二电阻器，所述第七HEMT晶体管和所述第二电阻器在所述第一端子与所述第二端子之间，所述第七晶体管的漏极被耦合至所述第一端子，所述第七晶体管的源极被耦合至所述第二电阻器的第一端子，并且所述第二电阻器的第二端子被耦合至所述第二端子。
9.根据权利要求8所述的电路，其中所述第七晶体管是d模式型，并且所述第七晶体管的栅极被耦合至漏极。
10.根据权利要求8所述的电路，其中所述第七晶体管是e模式型，并且适于在栅极上接收偏置电压。
11.一种高压调节电路，包括：
12.根据权利要求11所述的电路，包括第三d模式型HEMT晶体管，所述第三d模式型HEMT晶体管在所述第一电阻器和所述第一晶体管之间，所述第三d模式型HEMT晶体管的栅极被耦合至所述第一电阻器与所述第三晶体管之间的中间节点。
13.根据权利要求12所述的电路，包括第五d模式型HEMT晶体管，所述第五d模式型HEMT晶体管在所述第一端子与适于递送电源电压的第一节点之间，所述第五d模式型HEMT晶体管的栅极被耦合至所述第三晶体管的所述栅极。
14.根据权利要求13所述的电路，包括第六d模式型HEMT晶体管，所述第六d模式型HEMT晶体管在所述第一端子与适于递送电源电压的第二节点之间，所述第六d模式型HEMT晶体管的栅极被耦合至所述第一晶体管的所述栅极。
15.根据权利要求14所述的电路，包括第七HEMT晶体管和第二电阻器，所述第七HEMT晶体管和所述第二电阻器在所述第一端子与所述第二端子之间，所述第七晶体管的漏极被耦合至所述第一端子，所述第七晶体管的源极被耦合至所述第二电阻器的第一端子，并且所述第二电阻器的第二端子被耦合至所述第二端子。
16.根据权利要求15所述的电路，包括：
17.根据权利要求16所述的电路，其中所述第八晶体管适于由控制电路控制，所述控制电路包括：
18.一种设备，包括：
19.根据权利要求18所述的设备，包括：
20.根据权利要求19所述的设备，包括：
...【技术特征摘要】
1.一种电压调节电路，包括：
2.根据权利要求1所述的电路，还包括齐纳二极管，所述齐纳二极管在所述第二端子与参考端子之间。
3.根据权利要求1所述的电路，其中所述齐纳二极管被形成在所述半导体衬底的未覆盖有所述氮化镓层的部分上。
4.根据权利要求1所述的电路，其中所述第二端子或所述第三端子适于递送电源电压。
5.根据权利要求1所述的电路，还包括第三d模式型hemt晶体管，所述第三d模式型hemt晶体管在所述第一电阻器和所述第一晶体管之间，所述第三d模式型hemt晶体管的栅极被耦合至所述第一电阻器与所述第三晶体管之间的中间节点。
6.根据权利要求5所述的电路，还包括第五d模式型hemt晶体管，所述第五d模式型hemt晶体管在所述第一端子与适于递送电源电压的第一节点之间，所述第五d模式型hemt晶体管的栅极被耦合至所述第三晶体管的所述栅极。
7.根据权利要求6所述的电路，还包括第六d模式型hemt晶体管，所述第六d模式型hemt晶体管在所述第一端子与适于递送电源电压的第二节点之间，所述第六d模式型hemt晶体管的栅极被耦合至所述第一晶体管的所述栅极。
8.根据权利要求7所述的电路，还包括第七hemt晶体管和第二电阻器，所述第七hemt晶体管和所述第二电阻器在所述第一端子与所述第二端子之间，所述第七晶体管的漏极被耦合至所述第一端子，所述第七晶体管的源极被耦合至所述第二电阻器的第一端子，并且所述第二电阻器的第二端子被耦合至所述第二端子。
9.根据权利要求8所述的电路，其中所述第七晶体管是d模式型，并且所述第七晶体管的栅极被耦合至漏极。
【专利技术属性】
技术研发人员：L·布尔金，L·埃斯蒂夫，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。