一种静态相位内插器与应用其的时脉与数据还原电路。静态相位内插器包含第一和第二反相器、第一和第二开关组件以及第三反相器。第一反相器并联于接收第一时脉信号的第一输入节点和输出节点间。第二反相器并联于接收第二时脉信号的第二输入节点和输出节点间...

本发明提供一种静电放电保护装置，其包括：第一半导体型态的第一阱，形成在第二半导体型态的基板之中以形成第一二极管。第二半导体型态的第二阱，形成在基板以形成具有第一阱的第二二极管。第一半导体型态的第一多个参杂区域，形成于第一阱的上表面。第二...

本发明公开了一种集成电路结构，包括一静态随机存取存储器单元，其包括一第一直鳍及实际上不与该第一直鳍相连接的一弯鳍。弯鳍有一第一部分及一第二部分平行于第一直鳍。介于弯鳍的第一部分和直鳍之间的距离小于介于弯鳍的第二部分和直鳍之间的距离。静态...

本发明揭露一种线路结构、具有其的半导体集成电路及其设计方法，以改善半导体电路在线路密度过渡区域周遭的线路制造过程误差范围。本发明的线路结构包含半导体基板以及基板上的材料层。材料层中具有紧密相邻排列的多个密集线路、邻近密集线路的疏离线路、...

本发明提供一种存储器电路。该存储器电路包括一第一组存储器阵列及一第二存储器阵列，该第一组存储器阵列包括一第一存储器阵列，耦接至一第一输入/输出(IO)接口，而该第二存储器阵列耦接至一第二IO接口。一第二组存储器阵列包括一第三存储器阵列及...

本发明提供的集成电路结构与其形成方法，该集成电路结构包括半导体基板与高电压金属氧化物半导体元件。高电压金属氧化物半导体元件包括具有第一导电性的第一高电压阱区位于半导体基板中；具有第二导电性的漏极区位于半导体基板中，该第一导电性与第二导电...

本发明公开了一种半导体元件的制作方法及半导体元件，该半导体元件的制作方法，包括在基底的第一及第二区中分别形成第一及第二鳍状结构；在第一及第二鳍状结构上分别形成第一及第二栅极结构，其分别包括第一及第二多晶硅栅极；在基底上形成层间介电层；在...

本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法，在与存储阵列相关的实施例中，感应放大器使用第一供应电源，例如电压VDDA，而其它的电路，例如：信号输出逻辑，使用第二供应电源，例如电压VDDB。各种的实施例将感应放大器和一...

本发明公开了一种半导体装置及其制造方法，其中一实施例提供一种含至少三个有源区的半导体装置。此至少三个有源区彼此相邻。此至少三个有源区的纵轴相互平行且每一有源区包含一边缘与所对应区域的纵轴相交。此至少三个有源区的边缘形成一弧形。本发明可减...

本发明涉及一种分解集成电路布局的方法。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使用的示例性布局，和可避免导致冲突的布局。本...

本发明涉及一种分解集成电路布局的方法以及储存有多个计算机指令的计算机可读取媒体。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使...

一种集成电路、电容器及其形成方法，该电容器包括：一第一电极，包括一底导电平面以及多个第一垂直导电结构，该底导电平面位于一基板之上；一第二电极，包括一顶导电平面以及多个第二垂直导电结构；以及一绝缘结构，位于该第一电极与该第二电极之间，其中...

本发明提供一种半导体结构、制造半导体结构的方法以及制备含有气隙图案的光罩的方法。半导体结构包括一第一含金属层、一介电材料帽盖层、一第二含金属层和一导电垫。第一含金属层包括一组金属结构、一介电材料填充物和一气隙区域，其中介电材料填充物占据...

本发明提供了一种支撑与握持包括垂直型场效应晶体管形成于其前侧表面的半导体晶片的支撑结构的形成方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片。自后侧表面薄化上述半导体...

一种集成电路结构，包括：一半导体基板；以及一鳍式场效应晶体管，位于该半导体基板之上。该鳍式场效应晶体管包括一半导体鳍状物；一栅介电层，位于该半导体鳍状物的一顶面与数个侧壁之上；一栅电极，位于该栅介电层之上；以及一源极/漏极区，位于该半导...

本发明公开了一种集成电路元件与倒装芯片封装，该集成电路元件包括：一半导体基板；一接合垫区，位于该半导体基板上；一铜柱凸块，位于该接合垫区上，并电性连接至该接合垫区；铜柱凸块的表面覆有阻障层，而阻障层的组成为含有III族元素、IV族元素、...

本发明揭示一种集成电路及其制造方法，其利用无铅焊料于一倒装芯片排列中可提供一稳固焊料连接。该制造方法为：自一集成电路的一输入/输出终端延伸一铜柱状物。形成一盖层于该铜柱状物的外表面。该盖层材料包括镍、镍合金、钯、铂、钴、银、金及其合金的...

本发明揭示的一种静电放电(ESD)保护电路，包括至少一双极晶体管。至少一绝缘架构设置在基板中。至少一绝缘架构用于电性绝缘至少一双极晶体管的二端点。至少一二极管电性耦接至少一双极晶体管。至少一二极管的一结界面设置相邻于至少一绝缘架构。本发...

本发明提供一种半导体裸片，包括一基底；一接合垫，形成于基底上方，接合垫具有一第一宽度；一聚酰亚胺层，形成于基底和接合垫上方，聚酰亚胺层于接合垫上方具有一第一开口，第一开口有一第二宽度；一硅基保护层，位于聚酰亚胺层上，硅基保护层于接合垫上...

本发明提供一种半导体装置及其制造方法，其中该方法是以无电铜电镀工艺于一光致抗蚀剂层的开口中的钛凸块下金属层上选择性形成铜凸块下金属层的制造方法。包括提供一基材；形成一第一凸块下金属(UBM)层于此基材上；形成一掩模层于此第一凸块下金属层...