半导体元件的制作方法及半导体元件技术

本发明专利技术公开了一种半导体元件的制作方法及半导体元件，该半导体元件的制作方法，包括在基底的第一及第二区中分别形成第一及第二鳍状结构；在第一及第二鳍状结构上分别形成第一及第二栅极结构，其分别包括第一及第二多晶硅栅极；在基底上形成层间介电层；在层间介电层上进行化学机械研磨以露出第一及第二多晶硅栅极；形成保护层以保护第一多晶硅栅极；移除第二多晶硅栅极，因而形成第一沟槽；移除保护层；部分移除第一多晶硅栅极，因而形成第二沟槽；形成功函数金属层，部分填充第一及第二沟槽；形成填充金属层，填充第一及第二沟槽的余留的部分；及移除位于第一及第二沟槽外的金属层。本发明专利技术提出的半导体元件具有较高的金属栅极应力敏感度。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的制作，且特别是涉及制作一(或部分的)鳍式场效应晶体管(FinFET)的方法。
技术介绍
随着半导体工业已进展至纳米技术工艺节点以追求更高的元件密度、更佳的性能、及更低的成本，已在三维设计(例如，鳍式场效应晶体管)的发展中造成制作与设计上的挑战。栅极提供于鳍状结构上(例如，栅极包着鳍状结构)。在沟道的两侧上具有栅极有助于自两侧来对沟道进行栅极控制。鳍式场效应晶体管的更进一步的好处包括减少短沟道效应(short channel effect)及较高的电流。此外，许多材料已应用于互补式金属氧化物半导体(CM0Q技术中的栅电极及栅极介电层。CMOS元件一般形成有栅极氧化层及多晶硅栅电极。随着特征尺寸持续缩小，为了增进元件的性能，已有将栅极氧化层及多晶硅栅电极置换成高介电常数栅极介电层及金属栅电极的需求。已有人实施栅极最后(gate last)(或栅极置换)方法以处理金属材料上的高温工艺问题。因此，业界亟需在栅极最后工艺中制作FinFET元件的方法。
技术实现思路
为克服现有技术的缺陷，本专利技术一实施例提供一种半导体元件的制作方法，包括 在一基底的第一区及第二区中分别形成第一及第二鳍状结构；在该第一及第二鳍状结构上分别形成第一及第二栅极结构，该第一及第二栅极结构分别包括第一及第二多晶硅栅极; 在该基底上形成一层间介电层；在该层间介电层上进行一化学机械研磨以露出该第一及第二多晶硅栅极；形成一保护层以保护该第一栅极结构的该第一多晶硅栅极；移除该第二栅极结构的该第二多晶硅栅极，因而形成一第一沟槽；移除该保护层；部分移除该第一栅极结构的该第一多晶硅栅极，因而形成一第二沟槽；形成一功函数金属层，部分填充该第一沟槽及该第二沟槽；形成一填充金属层，填充该第一沟槽的余留的部分及该第二沟槽的余留的部分；以及移除位于该第一沟槽及该第二沟槽外的该功函数金属层及该填充金属层。本专利技术一实施例提供一种半导体元件的制作方法，包括在一基底的第一及第二区中分别形成第一及第二鳍状结构；在该第一及第二鳍状结构上分别形成第一及第二栅极结构，该第一及第二栅极结构分别包括第一及第二多晶硅栅极；在该基底上形成一层间介电层；在该层间介电层上进行一化学机械研磨以露出该第一及第二多晶硅栅极；分别部分移除该第一及第二栅极结构的该第一及第二多晶硅栅极，因而在该第一及第二栅极结构中分别形成第一及第二沟槽；形成一保护层以保护该第一栅极结构的该第一多晶硅栅极之一余留部分；自该第二栅极结构移除该第二多晶硅栅极之一余留部分，因而延伸了该第二沟槽；移除该保护层；形成一功函数金属层，部分填充该第一及第二沟槽；形成一填充金属层，填充该第一沟槽的余留的部分及第二沟槽的余留的部分；以及移除位于该第一及第二沟槽外的该功函数金属层及该填充金属层。本专利技术一实施例提供一种半导体元件，包括一基底，具有第一及第二区；第一及第二鳍状结构，分别设置于该基底的该第一及第二区中；第一及第二栅极结构，分别设置于该第一及第二鳍状结构之上；其中，该第一栅极结构包括一第一高介电常数介电层；一掺杂多晶硅层，设置于该第一高介电常数介电层之上；一第一功函数金属层，设置于该掺杂多晶硅层之上；以及一第一填充金属层，设置于该第一功函数金属层之上；其中，该第二栅极结构包括一第二高介电常数介电层；一第二功函数金属层，设置于该第二高介电常数介电层之上，该第二功函数金属层的材质与该第一功函数金属层的材质相同；以及一第二填充金属层，设置于该第二功函数金属层之上，该第二填充金属层的材质与该第一填充金属层的材质相同。本专利技术实施例的半导体元件的制作方法得到的半导体元件以及本专利技术实施例提出的半导体元件具有较高的金属栅极应力敏感度。附图说明图1显示根据本专利技术一实施例的鳍式场效应晶体管(FinFET)元件的立体图。图2显示根据本专利技术一实施例制作半导体元件的方法流程图。图3-图12显示根据图2的方法所制作的具有η型及ρ型鳍式场效应晶体管元件的半导体元件的工艺剖面图。图13显示根据本专利技术另一实施例的方法制作半导体元件的方法流程图。图14-图18显示根据图13的方法所制作的具有η型及ρ型鳍式场效应晶体管元件的半导体元件的工艺剖面图。主要附图标记说明100 鳍式场效应晶体管元件；102、306 基底；104、106、308、310 鳍状结构；108,312 浅沟槽绝缘结构；110、314、316 栅极结构；112 沟道区；114 源极区；116 漏极区；200、400 方法；202、204、206、208、210、212、214、216、218、220、222、224、402、404、406、408、410、 412、414、416、418、420、422、424 步骤；300、500 半导体元件；302 匪OS鳍式场效应晶体管元件；304 PMOS鳍式场效应晶体管元件；322、323 栅极介电层；3Μ、325 盖层；326、326a、327、327a 多晶硅层；3 、3 硬掩模层；332、333 密封间隙壁；3；34、3；35 虚置间隙壁；336 外延硅；338 外延硅锗；340 硅化结构；341 层间介电层；342、510 光致抗蚀剂层；344、346、502、504 沟槽；348、348a、348b 功函数金属层；350,350a,350b 填充金属层；d 距离；H、h 高度；L 长度；W 宽度。具体实施例方式本专利技术涉及半导体元件，且特别是涉及鳍式场效应晶体管及制作鳍式场效应晶体管或一部分的元件的方法。然应了解的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。请参照图1，其显示根据本专利技术一实施例的鳍式场效应晶体管(FinFET)元件100 的立体图。鳍式场效应晶体管元件100包括基底102。在一实施例中，基底102包括块材硅基底。基底102可为具结晶结构的硅。在其他实施例中，基底102可包括其他的元素半导体，例如锗，或者可包括化合物半导体，例如碳化硅(silicon carbide)、砷化镓(gallium arsenide)、石申化铟(indiumarsenide) / ^^i-tM (indium phophide)。在一些其他实施例中，基底102包括绝缘层上覆硅(SOI)基底。绝缘层上覆硅基底可使用氧注入隔离法 (separation by implantation of oxygen，SIM0X)、晶片接合、及/或其他适合的方法而制作。鳍式场效应晶体管元件100还包括鳍状结构104及106(例如，硅鳍状结构)，其延伸自基底102。在其他实施例中，鳍状结构104及106可选择性包括锗。鳍状结构104及 106可通过使用适合的工艺而制作，例如光刻及蚀刻工艺。在一实施例中，鳍状结构104及 106是使用干蚀刻或等离子体工艺而自基底102蚀刻而本文档来自技高网...

【技术保护点】
１．一种半导体元件的制作方法，包括：在一基底的第一区及第二区中分别形成第一及第二鳍状结构；在该第一及第二鳍状结构上分别形成第一及第二栅极结构，该第一及第二栅极结构分别包括第一及第二多晶硅栅极；在该基底上形成一层间介电层；在该层间介电层上进行一化学机械研磨以露出该第一及第二多晶硅栅极；形成一保护层以保护该第一栅极结构的该第一多晶硅栅极；移除该第二栅极结构的该第二多晶硅栅极，因而形成一第一沟槽；移除该保护层；部分移除该第一栅极结构的该第一多晶硅栅极，因而形成一第二沟槽；形成一功函数金属层，部分填充该第一沟槽及该第二沟槽；形成一填充金属层，填充该第一沟槽的余留的部分及该第二沟槽的余留的部分；以及移除位于该第一沟槽及该第二沟槽外的该功函数金属层及该填充金属层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：颜天才，林献钦，林家彬，林学仕，陈立勋，廖士贤，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71