半导体裸片及形成导电元件的方法技术

本发明专利技术提供一种半导体裸片，包括一基底；一接合垫，形成于基底上方，接合垫具有一第一宽度；一聚酰亚胺层，形成于基底和接合垫上方，聚酰亚胺层于接合垫上方具有一第一开口，第一开口有一第二宽度；一硅基保护层，位于聚酰亚胺层上，硅基保护层于接合垫上方具有一第二开口，第二开口有一第三宽度，其中第一开口和第二开口形成一具有侧壁的组合开口，暴露部分接合垫；一凸块下金属化层，位于组合开口的侧壁上方，且接触接合垫的暴露部分；及一导电元件，位于凸块下金属化层上。本发明专利技术各实施例可用来改进传统焊锡凸块工艺的缺点；在各实施例中，硅基保护层保护聚酰亚胺层，防止其受到后续等离子体清洁工艺的损伤；聚酰亚胺层中开口的宽度与硅基保护层中开口的宽度相对于接合垫的宽度的比例的适当范围可改进构件的良率。

【技术实现步骤摘要】
半导体裸片及形成导电元件的方法
本专利技术涉及一种半导体封装工艺，特别涉及一种倒装芯片封装的导电元件(Conductivefeature)的结构和制造方法。
技术介绍
倒装芯片技术在半导体元件封装中扮演重要的角色。倒装芯片微电子构件包括电子组件面向下与例如电路板的基底直接电性接触，其使用焊锡凸块作为内连线。倒装芯片封装由于相较于其它封装方法在尺寸、效能和灵活性上的优点，因而被大量采用。然而，标准的凸块制造方法具有许多缺点。举例来说，聚酰亚胺(polyimide)层可能在制造工艺中产生损坏，聚酰亚胺层的表面上可能会残留一些污染。因此，增加总体组件的失效率(failurerate)。因此，业界需要改进结构和方法，以形成具有良好电性表现的半导体晶片的导电元件。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供一种半导体裸片，包括一基底；一接合垫，位于基底上方，接合垫具有一第一宽度；一聚酰亚胺层，位于基底和接合垫上方，聚酰亚胺层于接合垫上方具有一第一开口，第一开口有一第二宽度；一硅基保护层，位于聚酰亚胺层上，硅基保护层于接合垫上方具有一第二开口，第二开口有一第三宽度，其中第一开口和本文档来自技高网...

【技术保护点】
１．一种半导体裸片，包括：一基底；一接合垫，位于该基底上方，该接合垫具有一第一宽度；一聚酰亚胺层，位于该基底和该接合垫上方，该聚酰亚胺层于该接合垫上方具有一第一开口，该第一开口有一第二宽度；一硅基保护层，位于该聚酰亚胺层上，该硅基保护层于该接合垫上方具有一第二开口，该第二开口有一第三宽度，其中该第一开口和该第二开口形成一具有侧壁的组合开口，暴露部分该接合垫；一凸块下金属化层，位于该组合开口的侧壁上方，且接触该接合垫的暴露部分；及一导电元件，位于该凸块下金属化层上。

【技术特征摘要】
2010.04.16 US 12/761,6411.一种半导体裸片，包括：一基底；一接合垫，位于该基底上方，该接合垫具有一第一宽度；一聚酰亚胺层，位于该基底和该接合垫上方，该聚酰亚胺层于该接合垫上方具有一第一开口，该第一开口有一第二宽度；一硅基保护层，位于该聚酰亚胺层上，该硅基保护层于该接合垫上方具有一第二开口，该第二开口有一第三宽度，其中该第一开口和该第二开口形成一具有侧壁的组合开口，暴露部分该接合垫；一凸块下金属化层，位于该组合开口的侧壁上方，且位于该硅基保护层上，且接触该接合垫的暴露部分；及一导电元件，位于该凸块下金属化层上，其中该硅基保护层包括氮化硅、氮氧化硅、氧化硅或碳化硅，其中该第三宽度和该第一宽度的比例为0.15～0.6，且该第二宽度小于该第三宽度。2.如权利要求1所述的半导体裸片，其中该第二宽度和该第一宽度的比例为0.15～0.6。3.如权利要求1所述的半导体裸片，其中该导电元件包括焊锡凸块和铜柱。4.一种半导体裸片，包括：一基底；一低介电常数介电层，位于该基底上方；一接合垫，位于该低介电常数介电层上方，该接合垫具有第一宽度；一聚酰亚胺层，位于该基底和该接合垫上方，该聚酰亚胺层包括具有第二宽度的第一开口；一硅基保护层，直接位于该聚酰亚胺层上方，该硅基保护层包括一具有第三宽度的第二开口，其中该第一开口...

【专利技术属性】
技术研发人员：黄见翎，吴逸文，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71