集成电路装置及封装组件制造方法及图纸

本发明专利技术公开了一种集成电路装置及封装组件，该集成电路装置包括：半导体基板；第一凸块底金属层形成于半导体基板之上；第二凸块底金属层形成于第一凸块底金属层之上且具有侧面；导电柱形成于第二凸块底金属层之上且具有侧面与顶面；保护结构形成于导电柱的侧面与第二凸块底金属层的侧面之上；其中保护结构由非金属材料所形成而导电柱由含铜层所形成。本发明专利技术提供了用于铜柱凸块技术的侧壁保护工艺，其于铜柱凸块的侧壁上形成由例如一介电材料层、一聚合物层或上述膜层的组合的至少一种非金属的材料膜层所形成的一保护结构。本发明专利技术可调整基板的应力，避免了于回焊工艺中沿着凸块底金属层的周围的铜柱的焊锡湿润情形，因此适用于精细间距凸块技术。

【技术实现步骤摘要】

本专利技术涉及集成电路制作，尤其涉及集成电路装置内所应用的凸块结构(bump structure)0
技术介绍
当今的集成电路由如晶体管或电容的数百万个装置所形成。这些装置之间起初为相分隔的，然而之后将相互地经过内部连结而形成功能性电路。内连结构通常包括如金属导线(连接线)的横向内连情形与如介层物(via)与接触物(contact)等的垂直内连情形。这些内连情形逐渐地决定了当今集成电路的表现与密度的极限。于内连结构的顶部上， 形成有焊垫(bond pad)并露出各芯片的表面。可通过焊垫以形成连结芯片与基板或另一芯片的电性连接情形。焊垫可用于打线接合(wire bonding)或倒装芯片接合(flip-chip bonding)等接合情形。倒装芯片封装技术利用了凸块(bump)以建立介于一芯片的输出/输入焊垫(I/ 0 pads)与基板或封装物的导线架之间的电性连接关系。结构上而言，凸块实际上包括了凸块其本身与位于凸块与输出/输入焊垫之间的所谓的凸块底金属层(under bump metallurgy, UBM)。凸块底金属层通常包括一粘着层、一阻障层与一湿润层，并按照上述顺序而设置本文档来自技高网...

【技术保护点】
１．一种集成电路装置，包括：一半导体基板；一第一凸块底金属层，形成于该半导体基板之上；一第二凸块底金属层，形成于该第一凸块底金属层之上，具有一侧面；一导电柱，形成于该第二凸块底金属层之上，具有一侧面与一顶面；以及一保护结构，形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上；其中该保护结构由一非金属材料所形成，而该导电柱由一含铜层所形成。

【技术特征摘要】
2010.03.24 US 12/730,4111.一种集成电路装置，包括 一半导体基板；一第一凸块底金属层，形成于该半导体基板之上； 一第二凸块底金属层，形成于该第一凸块底金属层之上，具有一侧面； 一导电柱，形成于该第二凸块底金属层之上，具有一侧面与一顶面；以及一保护结构，形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上； 其中该保护结构由一非金属材料所形成，而该导电柱由一含铜层所形成。2.如权利要求1所述的集成电路装置，其中该保护结构包括一介电层、一聚合物层、一氮化硅层、一聚亚酰胺层或上述膜层的组合。3.如权利要求1所述的集成电路装置，其中该第一凸块底金属层包括未为该第二凸块底金属层所覆盖的一周围表面，其中该保护结构形成于该第一凸块底金属层的该周围表面之上。4.如权利要求1所述的集成电路装置，还包括一阻障层，形成于该导电柱与该保护结构之间，其中该阻障层为包括锗的一含铜材料层，其中该阻障层形成于该导电柱的该顶面之上。5.如权利要求1所述的集成电路装置，还包括一上盖层，位于该导电柱的该顶面之上， 其中该上盖层包括位于...

【专利技术属性】
技术研发人员：黄见翎，吴逸文，王俊杰，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71