集成电路装置及封装组件制造方法及图纸

技术编号:6551140 阅读:225 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种集成电路装置及封装组件,该集成电路装置包括:半导体基板;第一凸块底金属层形成于半导体基板之上;第二凸块底金属层形成于第一凸块底金属层之上且具有侧面;导电柱形成于第二凸块底金属层之上且具有侧面与顶面;保护结构形成于导电柱的侧面与第二凸块底金属层的侧面之上;其中保护结构由非金属材料所形成而导电柱由含铜层所形成。本发明专利技术提供了用于铜柱凸块技术的侧壁保护工艺,其于铜柱凸块的侧壁上形成由例如一介电材料层、一聚合物层或上述膜层的组合的至少一种非金属的材料膜层所形成的一保护结构。本发明专利技术可调整基板的应力,避免了于回焊工艺中沿着凸块底金属层的周围的铜柱的焊锡湿润情形,因此适用于精细间距凸块技术。

【技术实现步骤摘要】

本专利技术涉及集成电路制作,尤其涉及集成电路装置内所应用的凸块结构(bump structure)0
技术介绍
当今的集成电路由如晶体管或电容的数百万个装置所形成。这些装置之间起初为相分隔的,然而之后将相互地经过内部连结而形成功能性电路。内连结构通常包括如金属导线(连接线)的横向内连情形与如介层物(via)与接触物(contact)等的垂直内连情形。这些内连情形逐渐地决定了当今集成电路的表现与密度的极限。于内连结构的顶部上, 形成有焊垫(bond pad)并露出各芯片的表面。可通过焊垫以形成连结芯片与基板或另一芯片的电性连接情形。焊垫可用于打线接合(wire bonding)或倒装芯片接合(flip-chip bonding)等接合情形。倒装芯片封装技术利用了凸块(bump)以建立介于一芯片的输出/输入焊垫(I/ 0 pads)与基板或封装物的导线架之间的电性连接关系。结构上而言,凸块实际上包括了凸块其本身与位于凸块与输出/输入焊垫之间的所谓的凸块底金属层(under bump metallurgy, UBM)。凸块底金属层通常包括一粘着层、一阻障层与一湿润层,并按照上述顺序而设置于输出/输入焊垫之上。基于凸块其本身的使用材料,则可细分为焊锡凸块 (solder bumps)、金凸块(goldbumps)、铜柱凸块(copper pillar bump)以及采用混合材料的凸块。近年来已发展出了铜柱凸块技术。于取代锡球凸块的使用情形中,电子元件借由一铜柱凸块而连结于一基板,如此可于最小的凸块桥接可能情形下以达成了更细的间距, 进而降低了电路的负载电容(capacitance load),并使得电子元件可于更高频率下操作。铜柱凸块倒装芯片组件(Cu pillar bump flip-chip assembly)具有下述优点 ⑴较佳热/电性表现、⑵高电流承载能力、(3)对于电致变迁的较佳阻抗能力,因而具有较长的凸块寿命、(4)可最小化模塑孔洞(molding voids),即于铜柱凸块之间可形成有较为一致的空隙。此外,借由使用铜柱而达成焊锡分布的控制便可应用较为便宜的基板与消除无铅泪珠设计。然而,铜于制造过程中具有氧化的倾向。经氧化的铜柱将导致了电子构件与基板之间的不良附着情形。如此的不良附着情形可基于高漏电流情形而导致了严重的可靠性问题。经氧化的铜柱也可导致了沿着底胶与铜柱间介面的底胶破裂情形。这些破裂可能迁移至下方的低介电常数介电层或至用于连结铜柱与基板间的凸块处。因此,便需要一侧壁保护层以避免铜的氧化,但是用于制造铜柱侧壁物的公知方法受到高制造成本与介面剥落等问题的困扰。目前,采用浸润式锡工艺以于铜柱侧壁上形成一锡层,然而上述技术仍存在有关于制造成本、锡与底胶间的附着情形等问题,以及于侧壁上的焊锡的湿润问题, 上述问题为新世代芯片中用于精密间距封装技术的一大挑战。
技术实现思路
有鉴于此,本专利技术提供了一种集成电路装置及封装组件,以解决上述问题。3依据一实施例,本专利技术提供了一种集成电路装置,包括—半导体基板;一第一凸块底金属层,形成于该半导体基板之上;一第二凸块底金属层,形成于该第一凸块底金属层之上,具有一侧面;一导电柱,形成于该第二凸块底金属层之上,具有一侧面与一顶面;以及一保护结构,形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上;其中该保护结构由一非金属材料所形成,而该导电柱由一含铜层所形成。依据另一实施例,本专利技术提供了一种集成电路装置,包括一半导体基板;一凸块结构,形成于该半导体基板之上;以及一非金属的保护结构,覆盖至少该凸块结构的侧壁的一部;其中该凸块结构包括形成于该半导体基板之上的一凸块底金属层以及形成于该凸块底金属层之上的一铜柱。依据又一实施例,本专利技术提供了一种封装组件,包括一第一基板;一凸块结构,形成于该第一基板之上,其中该凸块结构包括形成于该第一基板之上的一凸块底金属层以及形成于该凸块底金属层之上的一铜柱;一非金属的保护结构,覆盖至少该凸块结构的侧壁的一部;一第二基板;以及一接合焊锡层,形成于该第二基板与该凸块结构之间。本专利技术可调整基板的应力,并避免了于回焊工艺中沿着凸块底金属层的周围的铜柱的焊锡湿润情形。因此其适用于精细间距凸块技术。为让本专利技术的上述目的、特征及优点能更明显易懂,下文特举一优选实施例,并配合所附的附图,作详细说明如下附图说明图IA-图IF为一系列剖面图,显示了依据本专利技术一实施例的铜柱凸块工艺中的不同阶段内的一半导体装置的一部;图2A-图2D为一系列剖面图,显示了依据本专利技术另一实施例的铜柱凸块工艺中的不同阶段内的一半导体装置的一部;图3A-图3F为一系列剖面图,显示了依据本专利技术又一实施例的铜柱凸块工艺中的不同阶段内的一半导体装置的一部;以及图4A-图4G为一系列剖面图,显示了依据本专利技术另一实施例的铜柱凸块工艺中的不同阶段内的一半导体装置的一部。其中,附图标记说明如下10 半导体基板;12 凸块底金属层;14 第一凸块底金属层;14a 第一凸块底金属层的一部;14” 经图案化的第一凸块底金属层;14a” 周围表面;16 第二凸块底金属层;16” 经图案化的第二凸块底金属层;16b 图案化的第二凸块底金属层的侧面;18 掩模层;19 开口;20 铜层/铜柱;20a 铜层/铜柱的顶面;20b 铜层/铜柱的侧面;22 保护层;22a 侧壁间隔物/侧壁保护结构;M 凸块结构;30 阻障层;32 凸块结构;40 上盖层;40a 上盖层的顶面;40b 上盖层的侧面;42 第一金属膜层;44 第二金属膜层;46 凸块结构;50 焊锡层;50a 焊锡层的顶面;50b 焊锡层的侧面;52 凸块结构;100 基板;102 接合焊锡层;104 接合结构;200 封装组件;具体实施例方式本专利技术提供了数个适用于铜柱凸块技术的侧壁保护工艺的实施例,侧壁保护工艺中于铜柱凸块的侧壁上形成包括至少如一介电材料层、一聚合物材料层或上述材料膜层的组合等多个非金属材料膜层其中之一的保护结构。于下文中所采用的“铜柱凸块(Cu pillar bump) ”指一凸块结构包括由铜或铜合金所形成的一导电柱(一柱子或一支撑座)。 铜柱凸块可直接应用于倒装芯片组件的一半导体芯片的导电接垫或一重分布层之上或应用于其他的相似应用中。于下文中借由对应的附图以详细解说本专利技术的范例与实施例。可能的话,于附图与描述中采用了相同的标记以代表相同或类似的构件。于附图中,基于清楚与方便的目的, 实施例的形状或厚度可夸大显示。另外,附图中各元件的部分将分别描述说明,值得注意的是,图中未特别示出或描述的元件可能具有不同的形态。另外,当一膜层为位于另一膜层之上或位于一基板之上时,此膜层可能直接地位于其他膜层之上或基板之上,或者是其间存在有中间的膜层。于下文中关于“某一实施例”或“一实施例”内的参考内容表示了相关于包括至少一实施例的此实施例的一特定构件、结构或特性。因此,于不同处的“于某一实施例中”或“于一实施例中”等描述并非相关于相同的实施例。另外,于一或多个实施例中的这些特定构件、结构或特征可依照特定形态而结合。可以理解的是下述附图中并非依照实际比例绘制,而这些附图仅用于配合解说之用。在此,图IA-图IF为一系列剖面图,显示了于本文档来自技高网
...

【技术保护点】
1.一种集成电路装置,包括:一半导体基板;一第一凸块底金属层,形成于该半导体基板之上;一第二凸块底金属层,形成于该第一凸块底金属层之上,具有一侧面;一导电柱,形成于该第二凸块底金属层之上,具有一侧面与一顶面;以及一保护结构,形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上;其中该保护结构由一非金属材料所形成,而该导电柱由一含铜层所形成。

【技术特征摘要】
2010.03.24 US 12/730,4111.一种集成电路装置,包括 一半导体基板;一第一凸块底金属层,形成于该半导体基板之上; 一第二凸块底金属层,形成于该第一凸块底金属层之上,具有一侧面; 一导电柱,形成于该第二凸块底金属层之上,具有一侧面与一顶面;以及一保护结构,形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上; 其中该保护结构由一非金属材料所形成,而该导电柱由一含铜层所形成。2.如权利要求1所述的集成电路装置,其中该保护结构包括一介电层、一聚合物层、一氮化硅层、一聚亚酰胺层或上述膜层的组合。3.如权利要求1所述的集成电路装置,其中该第一凸块底金属层包括未为该第二凸块底金属层所覆盖的一周围表面,其中该保护结构形成于该第一凸块底金属层的该周围表面之上。4.如权利要求1所述的集成电路装置,还包括一阻障层,形成于该导电柱与该保护结构之间,其中该阻障层为包括锗的一含铜材料层,其中该阻障层形成于该导电柱的该顶面之上。5.如权利要求1所述的集成电路装置,还包括一上盖层,位于该导电柱的该顶面之上, 其中该上盖层包括位于...

【专利技术属性】
技术研发人员:黄见翎吴逸文王俊杰刘重希
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1