互连结构及其设计方法技术

本发明专利技术提供互连结构及其设计方法。互连结构包括：半导体芯片；其上安装半导体芯片的安装基板；以及用于连接半导体芯片和安装基板的一组键合线。一组键合线包括：第一信号键合线，其被包含在第一包络中并且用于传播信号；第一电源键合线，其被包含在第一包络中并且被施加有第一电源电压；以及第二电源键合线，其被包含在第二包络中并且被施加有第二电源电压。第一包络和第二包络中的一个被布置在第一包络和第二包络中的另一个与安装基板之间。第二电源键合线被布置在第二电源键合线和第一信号键合线之间的电磁耦合小于第二电源键合线和第一电源键合线之间的电磁耦合的位置中。

【技术实现步骤摘要】

本专利技术涉及互连结构和互连结构的设计方法，并且更加具体地，涉及半导体器件中包括键合线的互连结构和互连结构的设计方法。
技术介绍
近年来，高速半导体器件已经引起了诸如电源噪声、信号反射、信号间干扰(串扰)以及EMI (电磁干扰)的问题。传统上，独立地讨论、分析和设计电源系统和信号系统， 例如电源噪声和EMI、由于也会引起EMI的信号反射和偏移(skew)引起的信号质量恶化，由于信号间干扰和/或EMI导致的信号波形的劣化等等。然而，在这些年来，随着信号密度和信号传输率增加，信号和电源之间的直接相互作用已经被指出，这发生在半导体器件封装或印刷电路板内部的信号传输期间。在非专利文献1和非专利文献2中描述了此问题。在这里，由于传播信号等等导致的信号传输期间从电源线到信号线的直接共模噪声转换(transition)，或相反地从信号线到电源线的直接噪声传输正引起新问题。这些直接的信号-电源相互作用通过在信号和电源传输系统之间产生正反馈回路而引起EMI，其导致(ibps级的高速器件操作不稳定。通常，建议提供接地屏蔽以防止包括噪声的信号间干扰。然而，在信号线的一部分是键合线的情况下，很难在半导体器件中在所有键合线中的每一根周围提供接地屏蔽。不仅难以制造这样的半导体器件，并且半导体器件的尺寸变大，因此制造成本增加。因此，优选的是，在不需要特殊的高成本的制造工艺的情况下实现电气性能。图IA和图IB比较被安装在两个不同类型的插入板(interposer)上的完全相同的LSI的输出信号谱。图IA是示出插入板具有键合线的情况的图。图IB是示出插入板属于倒装芯片类型的情况的图。在倒装芯片型插入板中，电源线和信号线被提供在不同的层中并且通过接地面来彼此屏蔽。这两个LSI在6. 4Gbps的信号速率下进行操作。通过对观察到的共模信号波形执行傅立叶变换获得这些输出信号谱。在这些图形中，水平轴示出频率并且垂直轴示出噪声的强度。实线表示在没有电源噪声的情况下只有信号被输入到插入板的情况，并且虚线表示在电源噪声的情况下信号被输入到插入板的情况。从图IA和图IB看到下述事实。即，在倒装芯片型插入板的情况下，因为信号和电源被很好地屏蔽，所以共模噪声谱非常一致，与电源噪声存在还是不存在无关。另一方面， 在包含键合线的插入板的情况下，电源噪声的存在和不存在之间的共模噪声的差异是非常大的，特别在兆赫兹区域中。在本示例中，在兆赫兹区域中该差异大的原因在于，电源噪声的主频率分量处于兆赫兹区域中。倒装芯片型插入板比具有键合线的插入板更加昂贵。如以上示例所示出的，当半导体器件在其中具有键合线时，插入板中从电源系统到信号系统的直接噪声转换(transition)大，因此需要减少噪声转换或干扰的一些措施。 即，对于下一代低成本和高速器件，要求减少电源和信号之间的耦合和干扰以及减少电源噪声本身的新方案。另外，如各种公开所揭示的，对于(^bps量级高速器件的稳定操作来说， 还需要减少由阻抗不连续性引起的信号反射和信号间干扰(串扰)。因为插入板上的布局资源有限，特别是对于低成本插入板，所以理想的是，以最优的平衡满足所有的要求。图2A至图2C示出在专利文献1 (USP 6，538，336)中描述的将LSI芯片连接到插入板基板的键合线的布置的示例。图2A是示出键合线的布置的透视图。图2B是示出键合线的布置的侧视图。图2C是沿着图2B中的线A-A’的键合线的截面图。从图2A和图2B中看到，在该示例中，LSI芯片被安装在插入板基板上。在LSI芯片的表面和插入板基板的表面中的每一个中键合焊盘被布置为两行。键合线从LSI芯片上的键合焊盘连接到插入板基板上的键合焊盘。图2C中所示的“S”、“G”以及“P”的符号意指键合线分别用于信号、接地以及电源。 如在图2C中看到的，接地键合线或者电源键合线被布置为与信号键合线相邻。在这里，预先确定的电压可以被施加给接地键合线和电源键合线，其中该预先确定的电压可以被替换为与信号键合线的频率相比具有非常低的频率的信号。根据这一点，用于接地、电源以及极低频率信号的键合线被简称为固定电压键合线。从图2B中可以看到，与被布置在LSI芯片上的两行中的靠近安装基板一侧上的第二行的键合焊盘中的一个相连接的键合线被提供为低于与作为另一行的第一行的键合焊盘中的一个相连接的键合线。换言之，与第一行键合焊盘连接的键合线被包含在第一包络 (envelope)中，并且与第二行键合焊盘相连接的键合线被包含在位于第一包络下面的第二包络中。以该方式，在图2A至图2C的示例中，高速信号键合线和固定电压键合线被交替地布置在两行中。在该情况下，通过固定电压键合线来屏蔽高速信号键合线。结果，限制高速信号之间的串扰。为了如上所述地布置键合线，基本来说，需要将高速信号键合焊盘和电源键合焊盘或者接地键合焊盘交替地布置在LSI芯片或者插入板基板上的行中。图3是示出专利文献1中所示的连接插入板基板和LSI芯片的键合线的布置的另一示例的平面图。在图3的示例中，LSI芯片上的键合焊盘被布置在其中一个相对于另一个移位的两行中。通过使用被布置在两行中的键合焊盘并且以相同的方式处理高速信号、和电源、 接地和/或极低频率信号，能够减少高速信号键合线之间的串扰。根据此技术，虽然用于I/ 0电路的键合焊盘的数目趋向于增加，但是取决于高速信号键合焊盘和固定电压键合焊盘的比率获得足够好的串扰限制效果。引用列表[专利文献 1] =USP 6，538，336[非专禾丨J文献 1] :Myoung Joon Choi, Vishram 3. Pandit, and WoongHwan Ryu 的Controllable Parameters Identification for High SpeedChannel through Signal-Power Integrity Combined Analysis (Proceedings of 58th Electronic Components and Technology Conference,658 (2003)):Ryuichi Oikawa^A Low-cost Wire-bondingPackage Design with Package Built-in Three-dimensional DistributedMatching Circuit for over5Gbps SerDes Applications “ (Proceedings of59th Electronic Components and Technology Conference,1098(2009))
技术实现思路
在专利文献1中，没有以好的平衡满足下一代的低成本和高速器件的所有要求。 上面的要求是(a)电源和信号之间的耦合和干扰的限制(共模噪声的传播的限制)；(b)电源噪声的限制；(c)信号之间的干扰和串扰的限制；以及(d)由于阻抗不连续性导致的信号反射的限制。由此显然的是，在专利文献1中满足要求(C)。从尽管在专利文献中没有特别地描述的图3的布置可以理解的是，因为电源键合线和接地键合线彼此相邻，因此由于互感使得有效阻抗减少。结果，出现了对电源噪声的限制效果。然而，在专利文献1本文档来自技高网...

【技术保护点】
１．一种互连结构，包括：半导体芯片；安装基板，其上安装所述半导体芯片；以及一组键合线，所述一组键合线用于连接所述半导体芯片和所述安装基板，其中所述一组键合线包括：第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号；第一电源键合线，所述第一电源键合线被包含在所述第一包络中并且被施加有第一电源电压；以及第二电源键合线，所述第二电源键合线被包含在所述第二包络中并且被施加有第二电源电压，其中所述第一包络和所述第二包络中的一个被布置在所述第一包络和所述第二包络中的另一个与所述安装基板之间，并且所述第二电源键合线被布置在所述第二电源键合线和所述第一信号键合线之间的电磁耦合小于所述第二电源键合线和所述第一电源键合线之间的电磁耦合的位置中。

【技术特征摘要】
2010.01.28 JP 2010-0165761.一种互连结构，包括半导体芯片；安装基板，其上安装所述半导体芯片；以及一组键合线，所述一组键合线用于连接所述半导体芯片和所述安装基板，其中所述一组键合线包括第一信号键合线，所述第一信号键合线被包含在第一包络中并且用于传播信号； 第一电源键合线，所述第一电源键合线被包含在所述第一包络中并且被施加有第一电源电压；以及第二电源键合线，所述第二电源键合线被包含在所述第二包络中并且被施加有第二电源电压，其中所述第一包络和所述第二包络中的一个被布置在所述第一包络和所述第二包络中的另一个与所述安装基板之间，并且所述第二电源键合线被布置在所述第二电源键合线和所述第一信号键合线之间的电磁耦合小于所述第二电源键合线和所述第一电源键合线之间的电磁耦合的位置中。2.根据权利要求1所述的互连结构，其中所述第一和第二电源键合线与所述第一信号键合线中的具有最短全长的一条是最短键合线，其中可选点被设置在所述最短键合线的与全长的一半相对应的区域中， 其中第一直线经过可选点和在剩下的两条键合线中的一条上离可选点最近的点， 其中第二直线经过可选点和在剩下的两条键合线中的另一条上离可选点最近的点，并且其中所述第一和第二直线之间的角度处于60°至120°的范围内。3.根据权利要求1所述的互连结构，其中第一直线经过所述第一电源键合线上的预定点和所述第一信号键合线上离所述预定点最近的点，第二直线经过所述第一电源键合线上的预定点和所述第二电源键合线上离所述预定点最近的点，并且所述第一和第二直线相互正交。4.根据权利要求1至3中的任何一项所述的互连结构，其中所述一组键合线包括第二信号键合线，所述第二信号键合线被包含在所述第一包络中，并且被布置为与所述第一信号键合线相邻以与所述第一信号键合线一起传输差分信号。5.根据权利要求1至3中的任何一项所述的互连结构，其中所述第一电源键合线被接地。6.根据权利要求1至3中的...

【专利技术属性】
技术研发人员：及川隆一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP