能够减小焊盘与阻焊剂之间高度差的焊盘栅格阵列封装制造技术

本发明专利技术公开了能够减小焊盘与阻焊剂之间高度差的焊盘栅格阵列封装。该焊盘栅格阵列(LGA)封装包括：基板，包括形成在基板的第一表面上的多个焊盘；半导体芯片，安装在基板的第二表面上；连接部分，连接半导体芯片和基板；以及支撑层，形成在第一焊盘的部分表面上。

Pad grid array package capable of reducing height difference between pad and solder

A pad grid array package capable of reducing a height difference between a pad and a solder resist is disclosed. The pad grid array (LGA) package includes a substrate including a plurality of pads formed on the first surface of the substrate; a semiconductor chip mounted on the second surface of the substrate; the connection part is connected with the semiconductor chip and the substrate; and a support layer formed on the first surface of the pad part.

【技术实现步骤摘要】

本专利技术构思涉及一种具有小厚度的半导体封装，更具体地，涉及一种焊盘栅格阵列(land grid array，LGA)封装，其中形成在LGA封装的基板上的阻焊剂(solder resist) 与焊盘(land)之间的高度差减小了。
技术介绍
作为移动系统，其上安装半导体封装的便携式计算机等变得更小且更薄，半导体封装本身也变得更小且更薄。在这些半导体封装中，焊盘栅格阵列(LGA)封装具有类似于球栅阵列(BGA)封装的结构，除了焊球不附着到LGA封装以外。因此，LGA封装可以比BGA封装小并可以安装在印刷电路板(PCB)上而不使用包含对人体有害的铅的焊球。而是，通过使用无铅膏(lead free paste)来形成这些连接。因此，在那些出于环境考虑而限制某些半导体封装产品的使用的国家，LGA封装作为对环境友好的“绿色”产品已经引起关注。此外，由于其可靠性，由英特尔公司(Intel Corporation)或超微半导体公司 (Advanced Micro Devices)制造的微处理器使用LGA封装作为物理接口。与其他半导体封装相反，LGA封装的焊盘端子能够自由布置，并且当LGA封装安装在PCB上时，LGA封装的高度可以小于其他半导体封装的高度。然而，由于形成在LGA封装的基板上的阻焊剂与焊盘端子之间的高度差，LGA封装中的半导体芯片容易受到损伤。因此，需要减小该高度差。
技术实现思路
本专利技术构思的示范性实施例提供一种焊盘栅格阵列(LGA)封装，其能够减小设置在LGA封装的基板的下部分上的阻焊剂与焊盘之间的高度差。本专利技术构思的示范性实施例还提供一种半导体封装，其能够减小设置在半导体封装的基板的下部分上的阻焊剂与焊盘之间的高度差。本专利技术构思的示范性实施例还提供一种包括该LGA封装的电子器件。根据本专利技术构思的示范性实施例，提供一种焊盘栅格阵列封装，包括基板，该基板包括形成在基板的第一表面上的多个焊盘；半导体芯片，安装在基板的第二表面上；连接部分，连接半导体芯片和基板；以及支撑层，形成在第一焊盘的表面的一部分上。支撑层可以包括阻焊剂。支撑层的高度可以等于或小于形成在基板的第一表面上的阻焊剂的高度。支撑层可以包括允许测试端子接触第一焊盘的敞开空间。支撑层可以连接到形成在基板的第一表面上的阻焊剂。支撑层可以不连接到形成在基板的第一表面上的阻焊剂。 支撑层可以包括多个分离的层。支撑层可以通过连接多个分离的层而形成。第一焊盘的被阻焊剂敞开的宽度可以约为0.7mm或更大。半导体芯片可以具有约 50 μ m至约150 μ m的厚度。连接部分可以是导线。LGA封装还可以包括密封基板的第二表面和半导体芯片的密封构件。根据本专利技术构思的示范性实施例，提供了一种半导体封装，包括基板，该基板包括形成在基板的第一表面上的多个焊盘；半导体芯片，安装在基板的第二表面上；密封构件，密封基板的第二表面和半导体芯片；以及支撑层，形成在第一焊盘的表面的一部分上。支撑层可以包括阻焊剂。支撑层的高度可以等于或小于形成在基板的第一表面上的阻焊剂的高度。第一焊盘的被阻焊剂敞开的宽度可以为约0. 7mm或更大。半导体芯片可以具有约 50 μ m至约150 μ m的厚度。根据本专利技术构思的示范性实施例，提供了一种电子器件，包括印刷电路板 (PCB)，用于驱动电子器件；和安装在PCB上的焊盘栅格阵列(LGA)封装，其中所述LGA封装包括基板，该基板包括形成在基板的第一表面上的多个焊盘；半导体芯片，安装在基板的第二表面上；密封构件，密封基板的第二表面和半导体芯片；连接部分，连接半导体芯片和基板；以及支撑层，形成在第一焊盘的表面的一部分上。支撑层可以包括阻焊剂。支撑层的高度可以等于或小于形成在基板的第一表面上的阻焊剂的高度。附图说明通过参照附图详细描述本专利技术构思的示范性实施例，本专利技术构思的上述和其他特征将变得更加明显，附图中图1是根据本专利技术构思的示范性实施例的焊盘栅格阵列(LGA)封装的截面图；图2示出当图1的LGA封装中没有形成支撑层时的平面图和截面图；图3是截面图，示出当压力施加到图1的LGA封装的外侧时半导体芯片中产生的损伤；图4是用于模拟根据半导体芯片的厚度变化的半导体芯片中产生的应力的图示；图5是用于模拟根据被阻焊剂敞开的焊盘的尺寸变化的半导体芯片中产生的应力的图示；图6是根据本专利技术构思的示范性实施例的图1的部分A的放大截面图；图7是形成在图6的LGA封装中的支撑层的形状的平面图；图8是根据本专利技术构思的示范性实施例的图1的部分A的放大截面图；图9是形成在图8的LGA封装中的支撑层的形状的平面图；图10是根据本专利技术构思的示范性实施例的图1的部分A的放大截面图；图11是形成在图10的LGA封装中的支撑层的形状的平面图；图12是根据本专利技术构思的示范性实施例的图1的部分A的放大截面图；图13是形成在图12的LGA封装中的支撑层的形状的平面图；以及图14是根据本专利技术构思的示范性实施例的包括LGA封装的电子器件的方框图，该 LGA封装能够减小焊盘与阻焊剂之间的高度差。具体实施例方式在下文将参照附图更充分地描述本专利技术构思的示范性实施例。然而，本专利技术构思可以以许多不同的形式实施而不应被解释为限于这里给出的实施例。图1是根据本专利技术构思的示范性实施例的焊盘栅格阵列(LGA)封装100的截面图。参照图1，根据本专利技术构思的当前实施例的LGA封装100包括用于制造半导体封装的基板110，该基板110包括形成在基板110的底表面上的多个焊盘104。基板110包括形成在基板110的主体的顶表面上的接合销(bond finger) 102，导线114可以连接到该接合销 102。基板110的主体由绝缘材料形成。形成在基板110的主体的底表面上的焊盘104将被连接到印刷电路板(PCB)(未示出)，半导体封装将被安装在该印刷电路板上。LGA封装 100和PCB可以以对环境友好的方式经由无铅膏彼此连接。焊盘104和接合销102经由形成在基板Iio中的通孔105彼此连接。此外，基板110的包括焊盘104和接合销102的表面被阻焊剂106覆盖。图1的LGA封装100还包括安装在基板110的顶表面上的半导体芯片108。半导体芯片108的底表面可以通过背面研磨(back grinding)被研磨。半导体芯片108的厚度在约50 μ m至约150 μ m的范围内。如在后面将讨论的，由于半导体芯片108变得更易于破裂，所以本专利技术构思的示范性实施例的作用增加。半导体芯片108经由贴附到半导体芯片 108的底表面的芯片附接膜(die attachment film，DAF) 112安装在基板110上。然而，半导体芯片108也可以通过使用形成在半导体芯片108的顶表面上的凸块作为连接部分而安装在基板110上。半导体芯片108可以是具有存储功能的半导体器件、具有逻辑功能的半导体器件或者具有控制器或微处理器功能的半导体器件。图1的LGA封装100还包括导线114，导线114是用于连接半导体芯片108与基板110的连接部分。在本实施例中，导线114用作连接部分。然而，半导体芯片108和基板 110可以通过使用上述形成在半导体芯片108上的凸块而彼此电连接。图1的LGA封装100还包括用于密封基板110的顶表面、半导本文档来自技高网...

【技术保护点】
１．一种焊盘栅格阵列封装，包括：基板，包括形成在所述基板的第一表面上的多个焊盘；半导体芯片，安装在所述基板的第二表面上；连接部分，连接所述半导体芯片和所述基板；以及支撑层，形成在第一焊盘的表面的一部分上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李喜哲，郑命杞，廉根大，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR