晶片封装体及其形成方法技术

本发明专利技术提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一上表面及一下表面；一孔洞，自该基底的该上表面朝该下表面延伸；一绝缘层，位于该孔洞的侧壁上；以及一材料层，位于该孔洞的侧壁上，其中该材料层与该基底的该上表面之间隔有一距离，且该材料层的厚度朝该下表面的方向递减。本发明专利技术不仅节省了图案化制程，还可避免或减轻导电层发生破裂或应力过大等问题，提升了晶片封装体的可靠度。

Chip package and method of forming the same

The invention provides a chip package and its forming method, the chip package includes a substrate having an upper surface and a lower surface; a hole, from the base of the upper surface of the lower extends toward the surface; an insulating layer located at the side wall of the hole; and a side wall material layer. In the hole, there is a distance between the material layer and the upper surface of the substrate, and the thickness of the material layer toward the lower surface of the descending direction. The invention not only saves the patterning process, but also avoids or reduces the cracking or stress of the conductive layer, etc., and improves the reliability of the chip package.

【技术实现步骤摘要】

本专利技术有关于，且特别是有关于具有穿基底导电结构的 。
技术介绍
近来，晶片封装体中常形成有垂直于封装基底表面的导电结构(如，TSV等)以构 成封装体中的垂直方向的导电通路，可更有效地利用空间而使晶片封装体的尺寸进一步缩 小化，并有助于提升晶片封装体的效能。一般，是于垂直于封装基底表面的孔洞的侧壁上形成导电层。然而，所形成的导电 层易于孔洞中的底部转角处发生破裂或应力过大等问题，使晶片封装体的效能受影响。此 外，传统的晶片封装技术中，需采用繁杂的图案化制程，而需多道的光致抗蚀剂涂布、图案 化、光致抗蚀剂移除等制程，增加了制程成本与时间。因此，业界亟需能减轻或解决上述问题的晶片封装技术。
技术实现思路
本专利技术提供一种晶片封装体，包括一基底，具有一上表面及一下表面；一孔洞， 自该基底的该上表面朝该下表面延伸；一绝缘层，位于该孔洞的侧壁上；以及一材料层，位 于该孔洞的该侧壁上，其中该材料层与该基底的该上表面之间隔有一距离，且该材料层的 厚度朝该下表面的方向递减。本专利技术所述的晶片封装体，其中，该材料层包括一第二绝缘层、一光致抗蚀剂层、 一扩散阻障层、一晶种层、一导电层、一缓冲层或前述本文档来自技高网...

【技术保护点】
１．一种晶片封装体，其特征在于，包括：一基底，具有一上表面及一下表面；一孔洞，自该基底的该上表面朝该下表面延伸；一绝缘层，位于该孔洞的侧壁上；以及一材料层，位于该孔洞的该侧壁上，其中该材料层与该基底的该上表面之间隔有一距离，且该材料层的厚度朝该下表面的方向递减。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：颜裕林，杨铭堃，刘沧宇，尤龙生，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71