集成电路封装及其制造方法技术

本发明专利技术揭示一种集成电路及其制造方法，其利用无铅焊料于一倒装芯片排列中可提供一稳固焊料连接。该制造方法为：自一集成电路的一输入/输出终端延伸一铜柱状物。形成一盖层于该铜柱状物的外表面。该盖层材料包括镍、镍合金、钯、铂、钴、银、金及其合金的其中之一。设置一无铅焊料连接子于该盖层上。将一基板对准该焊料连接子。该基板具有一金属抛光焊料焊盘。实施一热回焊。该金属抛光可为镍、镍合金及以镍为主体的材料。于一热回焊后，形成于该铜终端柱状物与该金属抛光焊料焊盘之间的焊料连接，其铜含量低于0.5wt％。本发明专利技术改善了使用无铅焊料制造的焊料连接的强度，以及减少或排除先前所使用传统无铅焊料倒装芯片排列中发现的球裂缝。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，利用无铅焊料凸块、无铅焊料球或无铅焊料柱状物连接至一电路板，以于该集成电路与例如一倒装芯片封装集成电路的其他电路之间形成连接，本专利技术提供利用无铅焊料材料制作可靠性连接的方法。并入本专利技术特征的集成电路封装及方法可与公知现存形态及规划的半导体工艺相容。
技术介绍
目前，对于先进电子电路，特别是半导体工艺中制作如集成电路(ICs)的电路的一般须求为使用焊料凸块(solder bump)、焊料球(solder ball)或焊料柱状物连接 (solder column connections)。在一达成封装与内连接(interconnections)的“倒装芯片(flip chip)”方法中，即使用焊料凸块耦接单晶(monolithic)集成电路(可为一具有有源或无源电路元件的硅基板及形成于其上的连接(connections)或可使用包括砷化镓 (GaAs)、绝缘层上覆硅(SOI)及锗化硅(SiGe)的其他基板材料)的外部终端至一封装基板或电路板。该些集成电路元件可具有数十或数百个输入及输出终端，以接收、传输信号及/ 或耦接至电源供应器连接部(power supply connections)。在某些集成电路(IC)设计中， 将终端(terminals)置于集成电路周边，远离有源电路。而在更先进及复杂的集成电路中， 可将终端置于有源区上，覆盖有源元件。在存储器集成电路(ICs)中，有时则使用中心焊盘排列(center pad arrangement) 0在一”倒装芯片”的应用中，有时将集成电路(IC)正面朝下(翻覆(flipped)) 安装。形成终端开口于一保护绝缘层中，该保护绝缘层称为一钝化层，覆盖元件表面。露出输入/输出终端并将焊料凸块、焊料柱状物或焊料球置于通常视为焊盘层(pads)或块 (lands)的终端上。该些终端自集成电路表面延伸，可形成如柱状物的导电材料。之后，利用焊料球形成外部连接至集成电路。可提供焊料球利用一“芯片级(wafer scale) ”方法先形成于完整的集成电路上或可于切割元件成所谓“晶粒(dice)，，的各别元件后再加入焊料球甚或设置于一基板或电路板上，之后，将集成电路对准焊料球并小心置于其上。在任一例中，通常利用一热回焊(thermal solder reflow)工艺以完成倒装芯片集成电路与一基板、 膜、印刷电路板或甚至另一硅元件之间的焊料连接。在热回焊的过程中，焊料凸块、焊料球或焊料柱状物于集成电路终端与基板之间形成一永久的机械及电性导电连接。之后，可对结合的倒装芯片集成电路(IC)与基板进行封装形成一单一集成电路。而在一多重芯片模块型式中，可将倒装芯片选择性地结合其他集成电路(也可为多个倒装芯片或可利用焊线连接(wire bond connections))。例如有时将例如闪存(FLASH)非易失元件的存储器元件与用于闪存(FLASH)元件程序化或数据储存的处理器结合于一单一封装元件中。集成电路 (IC)元件可垂直堆叠或利用一较大基板或电路板并排放置另一集成电路(IC)元件。目前，半导体工业已推动”无铅(Pb)”封装及元件连接子技术。此趋势逐渐导致无铅焊料凸块及无铅焊料球的使用形成与集成电路及封装结构的连接。该些无铅焊料材料由锡及其合金所形成，可包括例如银、镍、铜及其他金属。对环境、工厂中的工作者及消费者来说，使用无铅焊料球较使用以铅为主体的焊料凸块或焊料球更为安全。然而，最终形成的焊料连接的品质及可靠度并非总是如预期所想的好。在热循环(TC)测试的过程中，例如在完成的焊料连接中会发现裂缝。典型的热循环测试将实施500热循环(TC 500)，其范围自最低特定温度(一般为)至最高特定温度(一般为+125°C )，之后，观察焊料连接。通常于利用传统无铅焊料连接进行TC 500的测试后，会发现球裂缝。球裂缝可作为一应用中实际操作过程的指标。焊料连接将会因扯裂而失效。很清楚地，此种焊料连接并不为最终产品所接受。此外，最近集成电路内连线技术的进展已自使用于集成电路内及延伸至终端的铝或其合金导体转变为以铜为主体的内连线技术。通常利用一镶嵌或双镶嵌方法形成铜导体于基板上。于此种技术中，形成一沟槽或沟槽与介层窗的结合于一形成层间介电层(ILD) 或金层层间介电层(IMD)的绝缘介电材料中。形成一铜或其合金的晶种层于沟槽内。利用电镀或无电镀化学沉积(ECD)将以铜为主体的内连线材料填入沟槽及/或介层窗开口。有时，利用一化学机械工艺(CMP)机具以机械及化学的方式磨除沟槽表面上多余的铜材料， 以于沟槽或介层窗顶部形成一平坦表面。此处，于介电层中的沟槽图案最终将决定导体的图案。可形成多层内连线于晶体管及有源元件上，通常形成于其下半导体基板的表面。可将铜或其合金的内连线材料延伸至集成电路的终端焊盘、球块或柱状物。在此传统例中，随后将沉积焊料凸块或球于此铜或其合金的材料上。根据形成于铜焊盘上无铅焊料球或凸块的TC500测试及分析指出使用铜作为集成电路于焊料球终端的一金属化材料及/或于接收倒装芯片集成电路的相对电路板的图案上会导致球产生球裂缝。在属于一热工艺的回焊过程中，形成一介金属化合物 (intermetallic compound, IMC)于集成电路终端(铜焊盘或柱状物)与焊料材料之间的焊料球内。然而，若球于焊料与介金属化合物(IMC)之间的界面无法有好的黏附，则球裂缝极有可能发生。因此，用于封装集成电路及形成至电路板间低阻的电连接，以形成稳固且高品质的电连接、机械连接，并同时使用无铅焊料材料的方法及装置是必要的。
技术实现思路
为了解决上述问题，在本专利技术的一典型实施例中，一集成电路封装包括一集成电路，形成于一半导体基板上。该集成电路具有至少一输入/输出终端，包括铜，形成于该集成电路的一上半部中，以及一金属盖层，覆盖该至少一输入/输出终端的一上表面。一基板，包括至少一导电图案，形成于一第一表面，且具有一金属抛光层，覆盖一部分的该至少一导电图案并形成一焊料焊盘。一无铅焊料连接，设置于该金属盖层与该焊料焊盘之间，其中该无铅焊料连接之铜含量低于0. 5wt% (重量百分比)。在本专利技术的另一典型实施例中，一集成电路封装包括一电路板，具有多个焊料球， 设置于该电路板的一下表面。多个导电图案，设置于该电路板的一上表面，并电性耦接至不同之一或多个该焊料球。多个终端，于该电路板的该上表面，耦接至不同的该导电图案其中之一并具有一金属抛光，包括镍。一倒装芯片集成电路，具有输入/输出终端，包括铜，正面朝下定位，每一该输入/输出终端具有一下表面，面对该电路板的该上表面。一金属盖层， 包括镍，形成于每一该输入/输出终端的该下表面。多个无铅焊料连接子，于该金属盖层与该终端的该金属抛光之间形成连接。在本专利技术的另一典型实施例中，提供一集成电路封装的制造方法，包括提供一集成电路，具有输入/输出终端，供形成于一表面上的外部连接子。提供多个铜柱状物，自该输入/输出终端延伸，每一该铜柱状物具有一下表面。提供一盖层，包括镍，覆盖每一该铜柱状物的该下表面。提供一无铅焊料连接子，于每一该盖层上。该方法续定位该集成电路， 具有该盖层的该铜柱状物与该无铅焊料连接子面对一基板的一上表面，该基板具有一以镍为主本文档来自技高网...

【技术保护点】
１．一种集成电路封装，包括：一集成电路，包括：至少一输入／输出终端，包括铜，形成于其上；一金属盖层，覆盖该至少一输入／输出终端的一上表面；一基板，包括至少一导电图案，形成于一第一表面；一金属抛光层，覆盖一部分的该至少一导电图案并形成一焊料焊盘；以及一无铅焊料连接，设置于该金属盖层与该焊料焊盘之间，其中该无铅焊料连接的铜含量低于０．５ｗｔ％。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：庄曜群，萧景文，郭正铮，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71