半导体器件制造方法技术

本发明专利技术提供了一种具有保护间隙壁的晶体管器件制造方法。本发明专利技术中，在形成栅极间隙壁之后，增加了一层保护间隙壁，之后，通过STI结构、栅极间隙壁、保护间隙壁以及栅极上的硬掩模层作为掩模，各向异性地自对准形成了源漏区域凹槽，由于保护间隙壁的存在，栅极间隙壁的侧面在源漏区域凹槽刻蚀工艺中不会受到损伤，从而避免栅极线条顶端两侧暴露出来被刻蚀，以及随之而导致的外延过程中多晶硅栅极生长锗硅的情况。

【技术实现步骤摘要】

本专利技术涉及领域，特别地，涉及一种具有保护间隙壁的晶体管器件的制造方法。
技术介绍
半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。目前，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。对于PMOS而言，人们采用在源漏区形成沟槽后外延生长硅锗的方法，提供压应力以挤压晶体管的沟道区，从而提高PMOS的性能。同时，对于NMOS而言，为了实现同样目的，在源漏区外延硅碳的方法也逐渐被采用。具体地，STI (浅沟槽隔离)、SPT(应力接近技术)、源漏硅锗/硅碳嵌入、金属栅应力、刻蚀停止层(CESL)等应力技术被提出。同时，在小尺寸的器件中通常采用LDD、Halo工艺分别抑制热载流子效应以及防止源漏穿通，而LDD与Halo主要是通过离子注入然后退火来实现。在选择性外延源漏之前，需要对源漏区域进行刻蚀形成凹槽。刻蚀形成源漏区域凹槽时，通常采用自对准刻蚀，即以栅极线条上的硬掩膜、栅极间隙壁、STI结构等作为掩膜，对衬底上的源漏区域进行刻蚀。但是在进行刻蚀时，栅极间隙壁会受刻蚀的影响而存在损失的情况。这样一来，栅极间隙壁的形貌就会受到影响，同时，如果刻蚀时间较长的话，还存在将栅极线条上的硬掩膜与栅极间隙壁交界处刻穿的风险。如果刻穿，将会造成多晶硅栅被刻蚀的状况，同时在后续的外延过程中，可能造成被刻穿的位置外延生长上硅锗等材料，从而对器件的电学性能造成影响。因此，需要提供一种新的晶体管制造方法，以解决上述问题，从而更好地确保晶体管性能。
技术实现思路
本专利技术提供一种具有保护间隙壁的，其避免了现有的晶体管制造方法中的源漏区域凹槽刻蚀工艺对栅极间隙壁带来的损伤问题。根据本专利技术的一个方面，本专利技术提供一种，用于制造具有保护间隙壁的晶体管，其包括如下步骤:提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成包括NMOS区域和PMOS区域的两种类型的晶体管区域；形成栅极绝缘层、栅极、栅极硬掩模层，定义栅极图形；形成栅极间隙壁，其覆盖在所述栅极绝缘层、栅极、栅极硬掩模层的侧壁上；全面性沉积一层保护间隙壁材料层；形成图案化光刻胶层，该图案化光刻胶层暴露出一种类型的晶体管区域，而覆盖另一种类型的晶体管区域；以所述图案化光刻胶层为掩模，各向异性地刻蚀暴露出的该保护间隙壁材料层，使暴露出的所述保护间隙壁材料层仅留存在所述栅极间隙壁的侧壁上，从而形成保护间隙壁；各向异性地自对准刻蚀所述半导体衬底，形成源漏区域凹槽；在所述源漏区域凹槽中，选择性外延生长源漏区域。在本专利技术的方法中，所述栅极间隙壁为SiO2，所述保护间隙壁材料层为Si3N4。在本专利技术的方法中，所述栅极间隙壁为Si3N4，所述保护间隙壁材料层为Si02。在本专利技术的方法中，所述保护间隙壁材料层的厚度为500-1000埃，沉积工艺为PECVD或者LPCVD。在本专利技术的方法中，还包括如下步骤:在选择性外延生长源漏区域之后，形成源漏接触。在本专利技术的方法中，对于PMOS晶体管，所述源漏区域的材料为硅或硅锗，对于NMOS晶体管，所述源漏区域的材料为硅或硅碳。在本专利技术的方法中，在形成栅极绝缘层、栅极的步骤中，所述栅极的材料为多晶硅，并且，采用后栅工艺，即，在形成所述源漏接触之后，去除多晶硅材料的所述栅极，形成栅极空洞，在该栅极空洞中填充金属，从而形成金属栅极。在本专利技术的方法中，在形成栅极绝缘层、栅极的步骤中，所述栅极的材料为金属或者多晶娃。在本专利技术的方法中，所述适用于高k/金属栅先栅或后栅集成工艺。本专利技术的优点在于:在形成栅极间隙壁之后，增加了一层保护间隙壁，之后，通过STI结构、栅极间隙壁、保护间隙壁以及栅极上的硬掩模层作为掩模，各向异性地自对准形成了源漏区域凹槽，由于保护间隙壁的存在，栅极间隙壁的侧面在源漏区域凹槽刻蚀工艺中不会受到损伤，从而避免栅极线条顶端两侧暴露出来被刻蚀，以及随之而导致的外延过程中多晶硅栅极生长锗硅的情况。同时，还避免了因为要刻蚀掉侧墙添加过刻而导致的源漏区硅的损失、侧墙损失以及栅条顶部硬掩膜的损失，从而可以提高器件的稳定性。【附图说明】图1-6本专利技术提供的具有保护间隙壁的晶体管器件的制造方法流程示意图。【具体实施方式】以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。本专利技术提供一种，特别地涉及具有保护间隙壁的CMOS晶体管器件制造方法，下面，参考附图1-6，将要详细描述本专利技术提供的。首先，参见附图1，在半导体衬底I上形成有STI (Shallow trench isolation,浅沟槽隔离)结构2，以及栅极绝缘层3、栅极4、栅极硬掩模层5和栅极间隙壁6。具体而言，提供半导体衬底1，本实施例中采用了单晶硅衬底，可选地，也可采用锗衬底或者其他合适的半导体衬底。在半导体衬底I上形成STI结构2的方法具体包括，首先在半导体衬底I上涂布光刻胶，接着光刻出STI结构2图形，并对半导体衬底I进行各向异性的刻蚀获得浅沟槽，在该浅沟槽中填充介电材料，如SiO2,从而形成STI结构。在形成STI结构2之后，进行阱区注入(未在图中示出)，形成NMOS区域11和PMOS区域12。PMOS的阱区注入杂质为N型杂质，而NMOS的阱区注入杂质为P型杂质。为了形成包括栅极绝缘层3和栅极4的栅极堆栈，先在衬底I表面沉积一层SiO2或者高K栅极绝缘材料薄膜。高K栅极绝缘材料具有比SiO2更大的介电常数，对晶体管器件性能更为有利。高K栅极绝缘材料包括一些金属氧化物、金属铝酸盐等，例如Hf02、Zr02、LaA103等。栅极绝缘层3既要实现其栅绝缘特性，又要具有尽可能薄的厚度，其厚度优选为0.5-10nm，沉积工艺例如为CVD。在形成栅极绝缘层3之后，沉积栅极4的材料。栅极4为多晶硅、金属或金属硅化物等材料，其中，栅极4材料通常为金属或者多晶硅，而特别地，在后栅工艺(gate last)中，栅极4材料为多晶硅，在完成晶体管其它部件后，将会去除多晶硅栅极，然后形成金属或金属硅化物栅极。在沉积栅极材料后，沉积一层栅极硬掩模层5的材料，栅极硬掩模层5的材料通常为氧化硅层，厚度500埃，或者氧化硅/氮化硅/氧化硅复合层，厚度为100埃/200埃/600埃，栅极硬掩模层5的沉积工艺为PECVD或者LPCVD。在沉积栅极硬掩模层5之后，进行光刻胶涂布，光刻，定义出栅极图形，对栅极硬掩模层5、栅极4以及栅极绝缘层3的材料层顺序刻蚀，从而形成栅极堆栈的图形。之后，形成栅极间隙壁6，具体包括:在衬底I上全面性地沉积栅极间隙壁材料层，例如Si02、Si3N4等等，采用保形性良好的沉积工艺，使其以期望的厚度覆盖栅极硬掩模层5、栅极4以及栅极绝缘层3。接着，去除衬底I表面的栅极间隙壁材料层，使栅极间隙壁材料层仅留存在栅极硬掩模层5、栅极4以及栅极绝缘层3的侧壁上，也即栅极间隙壁6包围整个栅极堆栈的侧面。栅极间隙壁6的厚度为5nm-50nm。接下来，参见附图2，全面性地沉积一层保护间隙壁材料层7。保护间隙壁材料层7的材料依据栅极间隙壁6的材料而选择。若栅极间隙壁6为SiO本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，用于制造具有保护间隙壁的晶体管，其特征在于，包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成包括NMOS区域和PMOS区域的两种类型的晶体管区域；形成栅极绝缘层、栅极、栅极硬掩模层，定义栅极图形；形成栅极间隙壁，其覆盖在所述栅极绝缘层、栅极、栅极硬掩模层的侧壁上；全面性沉积一层保护间隙壁材料层；形成图案化光刻胶层，该图案化光刻胶层暴露出一种类型的晶体管区域，而覆盖另一种类型的晶体管区域；以所述图案化光刻胶层为掩模，各向异性地刻蚀暴露出的该保护间隙壁材料层，使暴露出的所述保护间隙壁材料层仅留存在所述栅极间隙壁的侧壁上，从而形成保护间隙壁；各向异性地自对准刻蚀所述半导体衬底，形成源漏区域凹槽；在所述源漏区域凹槽中，选择性外延生长源漏区域。

【技术特征摘要】
1.一种半导体器件制造方法，用于制造具有保护间隙壁的晶体管，其特征在于，包括如下步骤: 提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成包括NMOS区域和PMOS区域的两种类型的晶体管区域； 形成栅极绝缘层、栅极、栅极硬掩模层，定义栅极图形； 形成栅极间隙壁，其覆盖在所述栅极绝缘层、栅极、栅极硬掩模层的侧壁上； 全面性沉积一层保护间隙壁材料层； 形成图案化光刻胶层，该图案化光刻胶层暴露出一种类型的晶体管区域，而覆盖另一种类型的晶体管区域； 以所述图案化光刻胶层为掩模，各向异性地刻蚀暴露出的该保护间隙壁材料层，使暴露出的所述保护间隙壁材料层仅留存在所述栅极间隙壁的侧壁上，从而形成保护间隙壁；各向异性地自对准刻蚀所述半导体衬底，形成源漏区域凹槽； 在所述源漏区域凹槽中，选择性外延生长源漏区域。2.根据权利要求1所述的方法，其特征在于，所述栅极间隙壁为SiO2，所述保护间隙壁材料层为Si3N4。3.根据权利要求1所述的方法，其特征在于，...

【专利技术属性】
技术研发人员：秦长亮，殷华湘，尹海洲，王桂磊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：