集成半导体器件及其晶圆级制造方法技术

本发明专利技术提供堆叠的半导体器件的一个实施例。堆叠的半导体器件包括第一衬底；位于第一衬底上方的第一接合焊盘；包括在其上制造的第二电子器件的第二衬底；位于第二衬底上方的第二电子器件的上方的第二接合焊盘，第二接合焊盘与第二电子器件电连接；位于第二接触焊盘的上方并具有顶面的第二绝缘层，第二绝缘层与第一衬底的第一接合焊盘接合；和从与第一接合焊盘相对的表面延伸穿过第一衬底并穿过第二绝缘层的顶面到达第二接合焊盘的衬底通孔(“TSV”)。本发明专利技术还提供了集成半导体器件及其晶圆级制造方法。

【技术实现步骤摘要】
优先权本专利要求于2012年7月31日提交的名称为“ INTEGRATED PASSIVE ANDCMOS DEVICE AND WAFER LEVEL METHOD OF FABRICATING THE SAME” 的美国专利申请第61/677，902号的优先权，其全部内容通过引用结合于此作为参考。
本专利技术一般地涉及半导体
，更具体地，涉及堆叠的半导体器件及其制造方法。
技术介绍
诸如电容器或电感器的无源电子器件有时与互补金属氧化物半导体(“CMOS”)芯片集成。通常，当需要大电容或电感时，有必要使用大尺寸无源器件。结果，通过外部电路径(诸如引线接合)才能互连这些器件。而且，当通过更大的芯片尺寸工作时，需要更长的电路径。传统的无源器件/CMOS集成芯片存在许多缺点。首先，尤其成型之后，由较长的电路径引起的电寄生效应会降低芯片性能。其次，由于将无源器件引线接合至CMOS芯片的焊盘，很难缩小系统的尺寸。第三，由于无源器件必须独立地与CMOS芯片接合，精确度降低，从而进一步增加系统收缩的难度。第四，多个无源器件与CMOS芯片的精确装配很费力，从而增加了制造成本。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种制造堆叠的半导体器件的方法，所述方法包括:提供第一衬底，所述第一衬底具有第一电子器件和位于所述第一电子器件上方的第一接合焊盘，所述第一电子器件与所述第一接合焊盘电连接；提供第二衬底，所述第二衬底具有第二电子器件和位于所述第二电子器件上方的第二接合焊盘，所述第二电子器件与所述第二接合焊盘电连接；将所述第一衬底和所述第二衬底接合在一起，其中，将所述第一接合焊盘和所述第二接合焊盘电互连；以及在接合之后，形成衬底通孔(“TSV”)，所述TSV从所述第一衬底与所述第一接合焊盘相对的表面开始、穿过所述第一衬底、到达所述第一接合焊盘。该方法还包括:切割所述堆叠的半导体器件以提供多个堆叠的半导体器件。在该方法中，形成所述TSV还包括:沿着所述TSV形成绝缘层；以及在所述绝缘层的上方形成金属导线。在该方法中，所述TSV与所述第一衬底的所述第一接合焊盘接触。在该方法中，提供所述第一衬底还包括:在所述第一衬底上提供多个分立管芯；以及在所述第一衬底上的所述多个分立管芯中的每一个的上方都形成所述第一接合焊盘，其中，提供所述第二衬底还包括:在所述第二衬底上提供多个半导体管芯，所述多个半导体管芯中的每一个都具有在其上制造的所述第二电子器件；以及在所述多个半导体管芯中的每一个的上方都形成所述第二接合焊盘，其中，接合所述第一衬底和所述第二衬底还包括通过所述第一接合焊盘和所述第二接合焊盘将所述第二衬底上的所述多个半导体管芯中的每一个接合至所述第一衬底上相应的分立管芯。该方法还包括:切割所述第一衬底以分离多个堆叠的管芯，所述多个堆叠的管芯包括来自所述第一衬底的至少一个管芯和来自所述第二衬底的至少另一个管芯。该方法还包括:在所述第一衬底上提供多个分立管芯，每个管芯都具有所述第一电子器件；在所述第一衬底上的所述多个分立管芯中的每一个上都形成所述第一接合焊盘，在所述第二衬底上提供单个管芯，所述单个管芯具有所述第二电子器件和位于所述第二电子器件的上方的所述第二接合焊盘；以及通过所述第一接合焊盘和所述第二接合焊盘将所述第二衬底的所述单个管芯接合至所述第一衬底上的多个管芯中的至少一个。该方法还包括:切割所述第一衬底以分离多个堆叠的管芯，所述多个堆叠的管芯包括来自所述第二衬底的单个管芯和来自所述第一衬底的至少一个管芯。该方法还包括:在所述第一衬底上提供多个分立管芯；在所述第一衬底上的所述多个分立管芯中的每一个上形成所述第一接合焊盘；在所述第一接合焊盘的上方沉积第一绝缘层；在所述第一绝缘层上形成第一开口 ；在所述第二衬底上提供多个半导体管芯，所述多个半导体管芯中的每一个都具有在其上制造的所述第二电子器件；在所述多个半导体管芯中的每一个上形成所述第二接合焊盘；在所述第二接合焊盘的上方沉积第二绝缘层；以及在所述第二绝缘层上形成第二开口以暴露所述第二接合焊盘的一部分，其中，接合所述第一衬底和所述第二衬底还包括通过所述第一绝缘层和所述第二绝缘层接合所述第一衬底和所述第二衬底。在该方法中，所述TSV与所述第二接合焊盘接触。在该方法中，接合所述第一衬底和所述第二衬底还包括对准所述第一开口和所述第二开口。在该方法中，形成所述TSV还包括:形成金属导线，所述金属导线延伸穿过所述第一衬底并接触所述第二接合焊盘。根据本专利技术的另一方面，提供了一种制造堆叠的半导体器件的方法，所述方法包括:提供第一衬底，所述第一衬底具有第一电子器件和位于所述第一电子器件的上方的第一接合焊盘；在所述第一衬底上方的所述第一接合焊盘的上方沉积第一绝缘层；在所述第一绝缘层中形成第一沟槽，所述第一沟槽的底面低于所述第一接合焊盘的底面；提供第二衬底，所述第二衬底具有第二电子器件和位于所述第二电子器件的上方的第二接合焊盘；在所述第二衬底上方的所述第二接合焊盘的上方沉积第二绝缘层；在所述第二绝缘层中形成第二沟槽以暴露所述第二接合焊盘的一部分；利用对准的所述第一沟槽和所述第二沟槽将所述第一绝缘层接合至所述第二绝缘层；以及在接合之后，形成衬底通孔(“TSV”)，所述TSV从所述第一衬底与所述第一接合焊盘相对的表面开始、穿过所述第一衬底到达所述第一沟槽。该方法还包括沿着所述TSV的侧壁形成绝缘层。该方法还包括:在所述TSV中形成金属导线，并且所述金属导线与所述第二接触焊盘接触。该方法还包括:在所述第一衬底上方的所述金属导线的一部分上形成导电凸块。该方法还包括:切割所述堆叠的半导体器件以提供堆叠的半导体器件的多个子集。根据本专利技术的又一方面，提供了一种堆叠的半导体器件，包括:第一衬底；第一接合焊盘，位于所述第一衬底的上方；第二衬底，包括在其上制造的第二电子器件；第二接合焊盘，位于所述第二衬底上方的所述第二电子器件的上方，所述第二接合焊盘与所述第二电子器件电连接；第二绝缘层，位于所述第二接触焊盘的上方并具有顶面，所述第二绝缘层与所述第一衬底的所述第一接合焊盘接合；以及衬底通孔(“TSV”)，从与所述第一接合焊盘相对的表面延伸穿过所述第一衬底并穿过所述第二绝缘层的所述顶面到达所述第二接合焊盘。该堆叠的半导体器件还包括所述TSV内的金属导线，所述金属导线与所述第二接合焊盘接触以电互连所述第一衬底中的第一电子器件和所述第二衬底中的所述第二电子器件。该堆叠的半导体器件还包括第一绝缘层，所述第一绝缘层位于所述第二绝缘层和所述第一衬底之间的所述第一接触焊盘的上方。【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1是根据本专利技术的示例性实施例制造器件的方法的流程图。图2A至图2D是根据本专利技术的示例性实施例在图1的方法的各个步骤期间的器件的示意性截面图。图3A至图3D是根据本专利技术的另一个示例性实施例在图1的方法的各个步骤期间的可选器件的示意性截面图。【具体实施方式】为了实施本公开的不同部件，本专利技术提供了许多不同本文档来自技高网...

【技术保护点】
一种制造堆叠的半导体器件的方法，所述方法包括：提供第一衬底，所述第一衬底具有第一电子器件和位于所述第一电子器件上方的第一接合焊盘，所述第一电子器件与所述第一接合焊盘电连接；提供第二衬底，所述第二衬底具有第二电子器件和位于所述第二电子器件上方的第二接合焊盘，所述第二电子器件与所述第二接合焊盘电连接；将所述第一衬底和所述第二衬底接合在一起，其中，将所述第一接合焊盘和所述第二接合焊盘电互连；以及在接合之后，形成衬底通孔(“TSV”)，所述TSV从所述第一衬底与所述第一接合焊盘相对的表面开始、穿过所述第一衬底、到达所述第一接合焊盘。

【技术特征摘要】
2012.07.31 US 61/677,902;2013.02.21 US 13/773,2241.一种制造堆叠的半导体器件的方法，所述方法包括: 提供第一衬底，所述第一衬底具有第一电子器件和位于所述第一电子器件上方的第一接合焊盘，所述第一电子器件与所述第一接合焊盘电连接； 提供第二衬底，所述第二衬底具有第二电子器件和位于所述第二电子器件上方的第二接合焊盘，所述第二电子器件与所述第二接合焊盘电连接； 将所述第一衬底和所述第二衬底接合在一起，其中，将所述第一接合焊盘和所述第二接合焊盘电互连；以及 在接合之后，形成衬底通孔(“TSV”)，所述TSV从所述第一衬底与所述第一接合焊盘相对的表面开始、穿过所述第一衬底、到达所述第一接合焊盘。2.根据权利要求1所述的方法，还包括:切割所述堆叠的半导体器件以提供多个堆叠的半导体器件。3.根据权利要求1所述的方法，其中，形成所述TSV还包括: 沿着所述TSV形成绝缘层；以及 在所述绝缘层的上方形成金属导线。4.根据权利要求1所述的方法，其中，所述TSV与所述第一衬底的所述第一接合焊盘接触。5.根据权利要求1所述的方法，其中，提供所述第一衬底还包括: 在所述第一衬底上提·供多个分立管芯；以及 在所述第一衬底上的所述多个分立管芯中的每一个的上方都形成所述第一接合焊盘， 其中，提供所述第二衬底还包括: 在所述第二衬底上提供多个半导体管芯，所述多个半导体管芯中的每一个都具有在其上制造的所述第二电子器件；以及 在所述多个半导体管芯中的每一个的上方都形成所述第二接合焊盘， 其中，接合所述第一衬底和所述第二衬底还包括通过所述第一接合焊盘和所述第二接合焊盘将所述第二衬底上的所述多个半导体管芯中的每一个接合至所述第一衬底上相应的分立管芯。6.根据权利要求5所述的方法，还包括:切割所述第一衬底以分离多个堆叠的管芯，所述多个堆叠的管芯包括来自所述第一衬底的至少一个管芯和来自所述第二衬底的至少另一个管芯。7.根据...

【专利技术属性】
技术研发人员：张贵松，郑钧文，亚历克斯·卡尔尼茨基，朱家骅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：