具有成簇的存储器单元的非易失性存储器器件制造技术
【技术实现步骤摘要】
具有成簇的存储器单元的非易失性存储器器件
本专利技术涉及具有成簇的存储器单元的非易失性存储器器件。
技术介绍
众所周知，若干集成的电子器件需要一定量的非易失性存储器。照例来说，非易失性存储器可以用在独立的存储器板或卡中，该存储器板或卡与集成有器件的控制和处理功能的芯片分离。然而，在一些情况中，需要为处理单元提供集成在同一芯片中的嵌入式非易失性存储器。在常规的独立非易失性存储器器件中，存储器单元的结构在广泛用于制造处理和控制部件的CMOS制造工艺中不易集成。特别是对于标准CMOS工艺流程来说，浮置栅极单元通常需要一个附加的多晶硅层。因此，标准CMOS工艺中的非易失性存储器单元的集成将需要附加的处理步骤和掩膜，这将会造成成本的不合理增长，尤其是在考虑到经常只需要非常小量的集成的非易失性存储器时。因此，具有不同构造的非易失性存储器单元已经被设计出来，其中，可以用单个多晶硅层制造存储器单元的浮置栅极和所有其它集成MOS晶体管的栅极区域。在该方式中，避免了附加的工艺步骤和掩膜，并且CMOS工艺流程中的集成更加容易。有成本效益的(Cost-Effective)非易失性...
【技术保护点】
一种非易失性存储器器件，包括：存储器阵列(12)，包括布置在至少一个逻辑行(20)中的多个非易失性逻辑存储器单元(11)，所述逻辑行(20)包括共用共同的控制线(22)的第一行(20a)和第二行(20b)；多个位线(BLJa、BLJb)；其中每个逻辑存储器单元(11)包括被配置为存储相应的第一逻辑值的直接存储器单元(11a)和被配置为存储相应的第二逻辑值互补存储器单元(11b)，所述第二逻辑值与存储在同一逻辑存储器单元(11)的所述直接存储器单元(11a)中的所述第一逻辑值互补；并且其中每个逻辑存储器单元(11)的所述直接存储器单元(11a)和所述互补存储器单元(11b)耦...
【技术特征摘要】
2012.07.31 IT TO2012A0006821.一种非易失性存储器器件，包括: 存储器阵列(12)，包括布置在至少一个逻辑行(20)中的多个非易失性逻辑存储器单元(11)，所述逻辑行(20)包括共用共同的控制线(22)的第一行(20a)和第二行(20b)； 多个位线(BLJa、BLJb)； 其中每个逻辑存储器单元(11)包括被配置为存储相应的第一逻辑值的直接存储器单元(Ila)和被配置为存储相应的第二逻辑值互补存储器单元(11b)，所述第二逻辑值与存储在同一逻辑存储器单元(11)的所述直接存储器单元(Ila)中的所述第一逻辑值互补； 并且其中每个逻辑存储器单元(11)的所述直接存储器单元(Ila)和所述互补存储器单元(Ilb)耦合到相应的分离的位线(BLJa、BLJb)，并且被放置为一个在相应的逻辑行(20)的所述第一行(20a)中，并且另一个在相应的逻辑行(20)的所述第二行(20b)中。2.根据权利要求1所述的存储器器件，其中所述逻辑存储器单元(11)进一步布置在簇(25a)中，每个簇至少包括第一子簇(25a)和第二子簇(25b);并且其中每个逻辑存储器单元(11)具有相应的直接存储器单元(Ila)和互补存储器单元(11b)，一个在相应的簇(25a)的所述第一子簇(25a)中，并且另一个在相应的簇(25a)的所述第二子簇(25b)中。3.根据权利要求2所述的存储器器件，其中在每个簇中，在所述第一子簇(25a)中的所述直接存储器单元(Ila)和所述互补存储器单元(Ilb)均耦合到第一位线(BLJa)，并且在所述第二子簇(25b)中的所述直接存储器单元(Ila)和所述互补存储器单元(Ilb)均耦合到第二位线(BLJb)。4.根据权利要求3所述的存储器器件，其中每个簇(25)包括数量M的逻辑存储器单元(11)，并且由M/4个第一位线(BLJa)和M/4个第二位线(BLJb)服务。5.根据权利要求4所述的存储器器件，其中每个簇包括第一逻辑存储器...
【专利技术属性】
技术研发人员：F·德桑蒂斯，M·帕索蒂，A·拉尔，
申请(专利权)人：意法半导体股份有限公司，意法半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。