半导体存储器件及其操作方法技术

本发明专利技术公开了一种半导体存储器件及其操作方法，所述半导体存储器件包括：存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个包括指示数据是否储存在相应页中的至少一个标志单元；以及外围电路，所述外围电路被配置成响应于擦除请求来从选中的存储块的标志单元中读取数据，并且基于标志单元的数据而省略对选中的存储块的擦除操作。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年8月8日提交的申请号为10-2012-0086902的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例总体而言涉及一种半导体器件及其操作方法。
技术介绍
半导体存储器件是一种包括诸如硅(Si)、锗(Ge)、砷化镓(GaAs)以及磷化铟(InP)的半导体材料的存储器件，并且主要被分成易失性和非易失性类型。易失性存储器件是一种当电源中断时储存在其中的数据会丢失的存储器件。不同类型的易失性存储器包括静态RAM (SRAM)、动态RAM (DRAM)以及同步DRAM (SDARM)0非易失性存储器件是一种当电源中断时仍保留储存在其中的数据的存储器件。不同类型的非易失性存储器件包括ROM (只读存储器)、可编程ROM (PROM)、电可编程ROM (EPR0M)、电可擦除和可编程ROM (EEPR0M)、快闪存储器、相变RAM (PRAM)、磁性RAM (MRAM)、阻变RAM(RRAM)以及铁电RAM (FRAM)0快闪存储器主要被分成NOR和NAND类型。当执行编程操作和擦除操作时，诸如快闪存储器的半导体存储器件的存储器单元被用供应高电压。半导体存储器件的存储器单元随着编程/擦除周期增加而逐渐地恶化，这时即使储存的数据保留下来未改变，存储器单元的阈值电压也会上升。这会降低半导体存储器件的可靠性。
技术实现思路
本专利技术的各种实施例旨在减少半导体存储器件的恶化。根据本专利技术的一个实施例，一种半导体存储器件包括:存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页每个都包括指示数据是否储存在相应页中的至少一个标志单元；以及外围电路，所述外围电路被配置成响应于擦除请求而从选中的存储块的标志单元中读取数据，并且基于标志单元的数据省略对于选中的存储块的擦除操作。外围电路可以被配置成当选中的存储块的标志单元处于擦除状态时省略擦除操作。外围电路可以被配置成当选中的存储块中的标志单元中的至少一个处于编程状态时执行擦除操作。外围电路可以被配置成当在接收到擦除请求之前对所述多个页中的每个执行编程操作时，对所述至少一个标志单元编程。所述多个页可以包括多个偶数页和奇数页，并且还可以包括指示数据是否储存在所述多个偶数页中的第一标志单元、和指示数据是否储存在所述多个奇数页中的第二标志单元。外围电路可以被配置成从选中的存储块中的第一标志单元和从选中的存储块的第二标志单元读取数据，并且基于读取的数据省略擦除操作。在另一个实施例中，一种擦除半导体存储器件的方法包括以下步骤:响应于擦除请求从与选中的存储块的多个页相对应的标志单元中读取数据；以及基于读取的数据省略对选中的存储块的擦除操作。每个标志单元指示数据是否储存在所述多个页中。根据本专利技术的另一个实施例，一种半导体存储器件包括:存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个包括指示数据是否储存在相应的页中的至少一个标志单元；以及外围电路，所述外围电路被配置成响应于擦除请求，而从选中的存储块中的标志单元中读取数据，并且基于读取的数据，利用比正常擦除操作的第二擦除脉冲低的第一擦除脉冲，来对选中的存储块执行软擦除操作。外围电路可以被配置成当选中的存储块的标志单元处于擦除状态时执行软擦除操作。外围电路可以被配置成当选中的存储块的标志单元中的至少一个处于编程状态时对选中的存储块执行正常擦除操作。【附图说明】图1是示出根据本专利技术的一个实施例的半导体存储器件的框图；图2是示出图1中所示的多个存储块中的一个的电路图；图3是概念地示出第一存储块的框图；图4是说明编程根据本专利技术的一个实施例的半导体存储器件的编程方法的流程图；图5是示出在图1所示的存储器单元阵列内的存储器单元的阈值电压的分布的示图；图6是说明根据本专利技术的一个实施例的擦除方法的流程图；图7是示出当从选中的存储块的标志单元中读取数据时，供应给选中的存储块的电压的表；图8是说明根据本专利技术的另一个实施例的擦除方法的流程图；图9是示出图1中的存储块的另一个实施例的电路图；图10是概念地示出图9的存储块的框图；图11是说明根据本专利技术的另一个实施例的擦除方法的流程图；以及图12是更详细地说明图11的步骤S530的表。【具体实施方式】在下文中，将参照附图详细地描述本专利技术的各种实施例。提供附图是为了使本领域技术人员理解本专利技术的实施例的范围。在本说明书中，一个元件与另一个元件“耦接(或连接)”可以表示一个元件与另一个元件“直接耦接(或连接)”或经由第三元件与另一个元件“电耦接(或连接)”。此外，当一部分“包括(或包含)”另一部分时，所述一部分还可以包括其它部分，除非另有说明。图1是示出根据本专利技术的一个实施例的半导体存储器件100的框图，图2是示出图1中所示的多个存储块BLKfBLKz的一个存储块(例如，BLK1)的电路图，以及图3是概念地示出第一存储块BLKl的框图。参见图1，半导体存储器件100包括存储器单元阵列110和外围电路120，所述外围电路被配置成驱动存储器单元阵列110。存储器单元阵列110经由行线RL与地址译码器121耦接，所述行线RL包括漏极选择线、字线以及源极选择线，并且存储器单元阵列110经由位线BL与读取/写入电路122耦接。多个存储块BLKfBLKz中的每个包括多个存储器单元。设置在行方向上的存储器单元与字线耦接，而设置在列方向上的存储器单元与位线BL耦接。参见图2，第一存储块BLKl经由第一至第m位线BLf BLm与读取/写入电路122耦接，并且也经由公共源极线CSL和行线RL (参见图1)与地址译码器121耦接。第一存储块BLKl包括分别与第一至第m位线BLfBLm耦接的第一至第m单元存储串CSf CSm。每个单元存储串包括与源极选择线SSL耦接的源极选择晶体管SST、分别与第一至第η字线WLfWLn耦接的第一至第η存储器单元Mf Mn、以及与漏极选择线DSL耦接的漏极选择晶体管DST。单元存储串的源极选择晶体管SST的源极端子与公共源极线CSL耦接，而单元存储串的漏极选择晶体管DST的漏极端子与第一至第m位线BLfBLm耦接。根据本专利技术的一个实施例，将第一存储块BLKl分成主区MA和标志区FA，其中，主区MA包括第一至第m-Ι单元存储串CSfCSm-1，而标志区FA包括第m单元存储串CSm。在图2中，标志区FA示为包括一个单元存储串CSm,但是这仅是说明性的,标志区FA可以包括多个单元存储串。将诸如从外部接收的数据DATA (参见图1)的数据储存在主区MA的存储器单元(在下文中称为主存储器单元)中。将指示数据DATA是否已经储存在主存储器单元中的数据储存在标志区FA的存储器单元中(在下文中称为标志存储器单元)。第二至第z存储块BLK2、LKz每个都可以配置成与参照图2描述的第一存储块BLKl 一样。参见图3，与一个字线耦接的存储器单元形成一个物理页。与第一字线WL1、第二字线WL2、第三字线WL3以及第η字线WLn耦接的存储器单元分别形成第一物理页Ρ1、第二物理页Ρ2、第三物理页Ρ3以及第η物理页Pn。每个物理页包括与一个字线耦接的主存储器单元，和指示数据是否储存在主存储器单本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个页包括指示数据是否储存在相应页中的至少一个标志单元；以及外围电路，所述外围电路被配置成响应于擦除请求来从选中的存储块的标志单元中读取数据，并且基于所述标志单元的数据而省略对所述选中的存储块的擦除操作。

【技术特征摘要】
2012.08.08 KR 10-2012-00869021.一种半导体存储器件，包括: 存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个页包括指示数据是否储存在相应页中的至少一个标志单元；以及 外围电路，所述外围电路被配置成响应于擦除请求来从选中的存储块的标志单元中读取数据，并且基于所述标志单元的数据而省略对所述选中的存储块的擦除操作。2.如权利要求1所述的半导体存储器件，其中，所述外围电路被配置成当所述选中的存储块的标志单元处于擦除状态时省略所述擦除操作。3.如权利要求1所述的半导体存储器件，其中，所述外围电路被配置成当所述选中的存储块的所述标志单元中的至少一个处于编程状态时执行擦除操作。4.如权利要求1所述的半导体存储器件，其中，所述外围电路被配置成将相同的电压供应给与所述选中的存储块的标志单元耦接的字线，以读取所述标志单元的数据。5.如权利要求1所述的半导体存储器件，其中，所述外围电路被配置成当在接收到所述擦除请求之前对所述多个页中的每个页执行编程操作时，对所述至少一个标志单元编程。6.如权利要求1所述的半导体存储器件，其中，当对所述选中的存储块执行擦除操作时，擦除所述标志单元的数据。7.如权利要求1所述的半导体存储器件，其中: 所述多个页包括多个偶数页和多个奇数页，以及 所述多个页还包括指示数据是否储存在所述多个偶数页中的第一标志单元、和指示数据是否储存在所述多个奇数页中的第二标志单元。8.如权利要求7所述的半...

【专利技术属性】
技术研发人员：朴成勋，车载元，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：