PMOS晶体管及其形成方法技术

一种PMOS晶体管及其制作方法，所述方法包括：在单晶硅衬底上形成栅极结构，栅极结构包括栅介质层及栅电极；在衬底上形成位于栅极结构两侧的轻掺杂漏结构；在栅极结构两侧形成第一侧墙；在栅极结构两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在第一凹槽内形成硅锗材料。在栅极结构的两侧设置了第二侧墙之后，第一凹槽的凹槽尖端与衬底表面之间的距离增大，轻掺杂漏结构被去除得较少，保留的轻掺杂漏结构较多，能有效克服热电子效应，提高电路性能。

PMOS transistor and method of forming the same

A PMOS transistor and a manufacturing method thereof. The method includes: forming a gate structure on a silicon substrate, a gate structure includes a gate dielectric layer and a gate electrode; lightly doped drain structure located on both sides of the gate structure is formed on a substrate; forming a first side wall at two sides of the gate structure; forming a second side wall at two sides of the gate structure, the first the side wall is located between the gate structure and the second side wall; with grid structure, and the first side wall two side wall as a mask, pre forming source and drain region formed the first sigma shaped groove in the substrate; forming a silicon germanium material in the first groove. After the second side walls arranged on both sides of the gate structure, between the first groove groove of the tip and the substrate surface distance increases, the lightly doped drain structure is removed less, lightly doped drain structure retains more, can effectively overcome the hot electron effect, improve the circuit performance.

【技术实现步骤摘要】
PMOS晶体管及其形成方法
本专利技术属于半导体制造领域，特别是涉及一种PMOS晶体管及其制作方法。
技术介绍
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提闻载流子(NM0S晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提闻驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗(SiGe)之间的晶格失配对沟道区域产生压应力。另外，随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应(hot electroneffect)。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏(Lightly Doped Drain,简称LDD)结构。轻掺杂漏结构可以降低电场，并可以显著改进热电子效应。综合上述原因，有提出一种PMOS晶体管的制作方法:如图1所示，在半导体衬底I上形成栅极结构2，栅极结构2包括栅介质层3及形成在栅介质层3上的栅电极4，栅极结构2的两侧形成有轻掺杂漏结构5。如图2所示，在栅极结构2两侧形成位于轻掺杂漏结构5上的侧墙6，然后，在栅极结构2的两侧形成凹槽7，凹槽7设置在半导体衬底I的预形成源极及漏极的区域中，其形状为Σ (sigma)形，具有靠近PMOS晶体管沟道的凹槽尖端71，凹槽尖端71与半导体衬底I表面11之间的距离为尖端深度H。形成凹槽7之后，图1中的轻掺杂漏结构5部分被去除，形成轻掺杂漏结构51。如图3所示，在图2所示的凹槽7中形成硅锗材料8。结合图1、图2及图3所示，当尖端深度H较小时，图1中的轻掺杂漏结构5会被去除很多，导致PMOS晶体管不能有效克服热电子效应，影响了电路的性能。
技术实现思路
本专利技术要解决的技术问题是提高PMOS晶体管中凹槽尖端的深度，以有效克服热电子效应，提闻电路性能。为解决上述问题，本专利技术提供了一种PMOS晶体管的制作方法，包括:提供单晶硅衬底，在所述衬底上形成栅极结构，所述栅极结构包括形成在衬底上的栅介质层及形成在所述栅介质层上的栅电极；在衬底上形成位于所述栅极结构两侧的轻掺杂漏结构；在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第一侧墙；在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间，所述第二侧墙的材料与第一侧墙的材料不相同；以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在所述第一凹槽内形成硅锗材料。可选地，所述栅极结构还包括设置在所述栅电极上方的掩模层。可选地，所述掩模层的材料为氮化硅。可选地，所述第一侧墙包括第一子侧墙及第二子侧墙，与所述第二子侧墙相比，所述第一子侧墙更靠近所述栅极结构，所述第一子侧墙的材料与第二子侧墙的材料不相同，且所述第二子侧墙的材料与所述第二侧墙的材料不相同。可选地，所述第一侧墙的形成方法包括:在所述衬底、轻掺杂漏结构及栅极结构上形成第一子侧墙材料层；在所述第一子侧墙材料层上形成第二子侧墙材料层；对所述第二子侧墙材料层及第一子侧墙材料层进行回刻，形成所述第一子侧墙及第二子侧墙。可选地，所述第一子侧墙的材料为氧化硅，第二子侧墙的材料为氮化硅，所述第二侧墙的材料为氧化硅。可选地，所述第一凹槽的形成方法包括:以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成第一沟槽，所述第一沟槽呈碗状；将所述第一沟槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述第一凹槽。可选地，所述第一沟槽的形成方法包括:以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括:刻蚀气体包括CF4和HBr，温度为40°C?60°C，功率为200W?400W，偏压为50疒200V，时间为IOs?20s ；利用各向同性的干法刻蚀蚀刻所述凹槽以形成所述第一沟槽，所述各向同性的干法刻蚀工艺参数包括:刻蚀气体包括Cl2和NF3,温度为40°C飞(TC，功率为100W?500W，偏压为O疒10V，时间为5s?50s。可选地，所述第一凹槽的形成工艺参数包括:时间为60iTl80S，温度为200C?60°C，TMAH水溶液的体积百分比浓度为2%?20%。可选地，形成所述第一凹槽之后并在形成所述硅锗材料之前，去除所述第二侧墙。可选地，去除所述第二侧墙之后并在形成所述硅锗材料之前，去除被所述第二侧墙覆盖过的衬底以形成第二沟槽，所述第二沟槽与所述第一凹槽连通，并与所述第一凹槽组成第二凹槽。可选地，利用TMAH水溶液去除被所述第二侧墙覆盖过的衬底。可选地，在所述第一凹槽内形成所述硅锗材料的同时，在所述第二沟槽内形成所述娃锗材料。可选地，形成所述硅锗材料之后，还包括:在所述衬底、栅极结构、第一侧墙及硅锗材料上形成层间介质层；对所述层间介质层进行平坦化处理，直至露出所述栅极结构中的栅电极；去除所述栅电极及栅介质层，在所述栅极结构所在的区域形成第三沟槽；在所述第三沟槽内形成高k栅介质层、金属层，形成金属栅电极。同时，本专利技术还提供了一种PMOS晶体管，包括:形成在单晶硅衬底上的栅极结构，所述栅极结构包括形成在所述衬底上的栅介质层及形成在所述栅介质层上的栅电极；形成在所述栅极结构两侧的轻掺杂漏结构；形成在所述栅极结构两侧并位于所述轻掺杂漏结构上方的侧墙；形成在所述栅极结构两侧的凹槽，所述凹槽具有第一侧壁、与所述第一侧壁相连的第二侧壁、与所述第二侧壁相连的第三侧壁、第四侧壁、与所述第四侧壁相连的第五侧壁、与所述第五侧壁相连的第六侧壁和与所述第三侧壁及第六侧壁相连的底壁，所述第一侧壁及第四侧壁垂直于衬底表面且与所述侧墙对齐，所述第二侧壁位于所述第一侧壁的第一侧且与衬底表面之间的夹角为锐角，所述衬底表面与第三侧壁之间的夹角为锐角，所述第五侧壁位于所述第一侧壁的第二侧且所述衬底表面与所述第五侧壁之间的夹角为锐角，所述第六侧壁位于所述第一侧壁的第二侧且所述第六侧壁与衬底表面之间的夹角为锐角，所述第一侧与所述第二侧呈相对设置；填充在所述凹槽内的硅锗材料。可选地，所述栅介质层的材料为低k介电材料，所述栅电极的材料为多晶硅。可选地，所述栅介质层的材料为高k介电材料，所述栅电极的材料为金属。与现有技术相比，本专利技术具有以下优点:所提供的PMOS晶体管制作方法包括:在单晶硅衬底上形成本文档来自技高网...

【技术保护点】
一种PMOS晶体管的制作方法，其特征在于，包括：提供单晶硅衬底，在所述衬底上形成栅极结构，所述栅极结构包括形成在衬底上的栅介质层及形成在所述栅介质层上的栅电极；在衬底上形成位于所述栅极结构两侧的轻掺杂漏结构；在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第一侧墙；在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间，所述第二侧墙的材料与第一侧墙的材料不相同；以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽；在所述第一凹槽内形成硅锗材料。

【技术特征摘要】
1.一种PMOS晶体管的制作方法，其特征在于，包括: 提供单晶硅衬底，在所述衬底上形成栅极结构，所述栅极结构包括形成在衬底上的栅介质层及形成在所述栅介质层上的栅电极； 在衬底上形成位于所述栅极结构两侧的轻掺杂漏结构； 在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第一侧墙； 在所述栅极结构两侧形成位于所述轻掺杂漏结构上方的第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间，所述第二侧墙的材料与第一侧墙的材料不相同； 以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形第一凹槽； 在所述第一凹槽内形成硅锗材料。2.根据权利要求1所述的方法，其特征在于，所述栅极结构还包括设置在所述栅电极上方的掩模层。3.根据权利要求2所述的方法，其特征在于，所述掩模层的材料为氮化硅。4.根据权利要求1所述的方法，其特征在于，所述第一侧墙包括第一子侧墙及第二子侧墙，与所述第二子侧墙相比，所述第一子侧墙更靠近所述栅极结构，所述第一子侧墙的材料与第二子侧墙的材料不相同，且所述第二子侧墙的材料与所述第二侧墙的材料不相同。5.根据权利要求4所述的方法，其特征在于，所述第一侧墙的形成方法包括: 在所述衬底、轻掺杂漏结构及栅极结构上形成第一子侧墙材料层； 在所述第一子侧墙材料层上形成第二子侧墙材料层； 对所述第二子侧墙材料层及第一子侧墙材料层进行回刻，形成所述第一子侧墙及第二子侧墙。6.根据权利要求4所述的方法，其特征在于，所述第一子侧墙的材料为氧化硅，第二子侧墙的材料为氮化硅，所述第二侧墙的材料为氧化硅。7.根据权利要求1所述的方法，其特征在于，所述第一凹槽的形成方法包括: 以所述栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成第一沟槽，所述第一沟槽呈碗状； 将所述第一沟槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述第一凹槽。8.根据权利要求7所述的方法，其特征在于，所述第一沟槽的形成方法包括: 以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括:刻蚀气体包括CF4和HBr，温度为40°C~60°C，功率为200W~400W，偏压为50V~200V，时间为IOs~20s ； 利用各向同性的干法刻蚀蚀刻所述凹槽以形成所述第一沟槽，所述各向同性的干法刻蚀工艺参数包括:刻蚀气体包括Cl2和NF3，温度为40°C~60°C，功率为100W~500W...

【专利技术属性】
技术研发人员：韩秋华，隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：