【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构单元及其形成方法。
技术介绍
1、在标准数字单元设计中，随着工艺尺寸的逐渐缩小，对于高密度的标准单元，在布局和绕线上面的挑战也越来越大。因此在高密度标准单元的设计中，如何提高标准单元的可绕线性，成为了一个亟待解决的问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构单元及其形成方法，以提高标准单元的可绕线性。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构单元，包括：衬底，衬底包括沿第一方向排列的第一区和第二区，第一方向平行于衬底表面；位于衬底上的若干栅极结构，若干栅极结构沿第二方向平行排列，所述第二方向平行于衬底表面且与第一方向相互垂直；位于第一区栅极结构上的第一金属结构，第一金属结构包括相连接的第一金属层和第二金属层，第一金属层平行于第二方向，第二金属层平行于第一方向；位于第二区栅极结构上的第二金属结构，第二金属结构包括相连接的第三金属层和第四金属层，第三金属层平行于第二方向，第四金属层平行于第一方向；第一金属层和第三金属层在第一方向上具有第一尺寸，第二金属层和第四金属层之间具有第一间距，第一间距大于预设倍数的第一尺寸。
3、可选的，衬底还包括：位于第一区内的第一有源区；位于第二区内的第二有源区。
4、可选的，还包括：位于栅极结构两侧第一有源区内的第一源漏掺杂区，第二金属层与第一源漏掺杂区电连接；位于栅极结构两侧第二有源区内的第二源漏掺杂区，第四金属层与第二漏
5、可选的，第二金属层与第一源漏掺杂区通过第一插塞电连接；第四金属层与第二漏掺杂区通过第二插塞电连接。
6、可选的，第一源漏掺杂区的导电类型与第二源漏掺杂区的导电类型相反。
7、可选的，第一源漏掺杂区的导电类型包括p型，第二源漏掺杂区的导电类型包括n型。
8、可选的，衬底还包括：沿第二方向排列的第三区和第四区，第四区位于第三区之间，第二方向平行于衬底表面，且第一方向和第二方向相互垂直；第一有源区和第二有源区位于第四区内，栅极结构位于第四区内，第二金属层和第四金属层位于第四区内。
9、可选的，还包括：位于第三区上的伪栅极结构，伪栅极结构与栅极结构平行，伪栅极结构与相邻的栅极结构之间的间距等于相邻栅极结构之间的间距。
10、可选的，位于第四区内的栅极结构的数量为3个；位于第三区内伪栅极结构的数量为1个。
11、可选的，预设倍数包括三倍。
12、可选的，第二金属层在衬底上的投影位于相邻栅极结构之间，第三金属层在衬底上的投影位于相邻栅极结构之间。
13、相应地，本专利技术技术方案还提供一种半导体结构单元的形成方法，包括：提供衬底，衬底包括沿第一方向排列的第一区和第二区，第一方向平行于衬底表面；在衬底上形成若干栅极结构，若干栅极结构沿第二方向平行排列，所述第二方向平行于衬底表面且与第一方向相互垂直；在第一区栅极结构上形成第一金属结构，第一金属结构包括相连接的第一金属层和第二金属层，第一金属层平行于第二方向，第二金属层平行于第一方向；在第二区栅极结构上形成第二金属结构，第二金属结构包括相连接的第三金属层和第四金属层，第三金属层平行于第二方向，第四金属层平行于第一方向；第一金属层和第三金属层在第一方向上具有第一尺寸，第二金属层和第四金属层之间具有第一间距，第一间距大于三倍的第一尺寸。
14、可选的，衬底还包括：位于第一区内的第一有源区；位于第二区内的第二有源区。
15、可选的，还包括：形成位于栅极结构两侧第一有源区内的第一源漏掺杂区，第二金属层与第一源漏掺杂区电连接；形成位于栅极结构两侧第二有源区内的第二源漏掺杂区，第四金属层与第二漏掺杂区电连接。
16、可选的，还包括：形成位于第一源漏掺杂区上的第一插塞，第二金属层与第一源漏掺杂区通过第一插塞电连接；形成位于第二源漏掺杂区上的第二插塞，第四金属层与第二漏掺杂区通过第二插塞电连接。
17、可选的，第一源漏掺杂区的导电类型与第二源漏掺杂区的导电类型相反。
18、可选的，衬底还包括：沿第二方向排列的第三区和第四区，第四区位于第三区之间，第二方向平行于衬底表面，且第一方向和第二方向相互垂直；第一有源区和第二有源区位于第四区内，栅极结构位于第四区内，第二金属层和第四金属层位于第四区内。
19、可选的，还包括：形成位于第三区上的伪栅极结构，伪栅极结构与栅极结构平行，伪栅极结构与相邻的栅极结构之间的间距等于相邻栅极结构之间的间距。
20、可选的，预设倍数包括三倍。
21、可选的，第二金属层在衬底上的投影位于相邻栅极结构之间，第三金属层在衬底上的投影位于相邻栅极结构之间。
22、与现有技术相比，本专利技术的技术方案具有以下有益效果：
23、本专利技术的技术方案，位于第一区上的第一金属层和位于第二区上的第三金属层在第一方向上具有第一尺寸，第二金属层和第四金属层之间具有第一间距，第一间距大于预设倍数的第一尺寸。第二金属层和第四金属层之间的间距足够大，从而后续在第二金属层和第四金属层之间能够形成多条平行于第二方向的横向连接金属层，从而增加了第二方向上的绕线通道，能够更方便地在半导体结构单元内进行跳线，从而减轻高层金属层的绕线压力，提高半导体结构单元的可绕线性；同时，在绕线通道增加的情况下，可以在一定程度上减少半导体结构单元填充的数量，从而减小了芯片的面积。
24、进一步，第一有源区和第二有源区位于第四区内，栅极结构位于第四区内，第二金属层和第四金属层位于第四区内。从而位于第四区两侧的第三区内，能够预留两条平行于第一方向的纵向连接金属层绕线通道，从而增加了第一方向上的绕线通道，能够更方便地在半导体结构单元内进行跳线，从而减轻高层金属层的绕线压力，提高半导体结构单元的可绕线性；同时，在绕线通道增加的情况下，可以在一定程度上减少半导体结构单元填充的数量，从而减小了芯片的面积。
本文档来自技高网...【技术保护点】
1.一种半导体结构单元，其特征在于，包括：
2.如权利要求1所述的半导体结构单元，其特征在于，所述衬底还包括：位于第一区内的第一有源区；位于第二区内的第二有源区。
3.如权利要求2所述的半导体结构单元，其特征在于，还包括：位于栅极结构两侧第一有源区内的第一源漏掺杂区，所述第二金属层与第一源漏掺杂区电连接；位于栅极结构两侧第二有源区内的第二源漏掺杂区，所述第四金属层与第二漏掺杂区电连接。
4.如权利要求3所述的半导体结构单元，其特征在于，所述第二金属层与第一源漏掺杂区通过第一插塞电连接；所述第四金属层与第二漏掺杂区通过第二插塞电连接。
5.如权利要求3所述的半导体结构单元，其特征在于，所述第一源漏掺杂区的导电类型与第二源漏掺杂区的导电类型相反。
6.如权利要求5所述的半导体结构单元，其特征在于，所述第一源漏掺杂区的导电类型包括P型，所述第二源漏掺杂区的导电类型包括N型。
7.如权利要求2所述的半导体结构单元，其特征在于，所述衬底还包括：沿第二方向排列的第三区和第四区，所述第四区位于第三区之间，所述第二方向平行于
8.如权利要求7所述的半导体结构单元，其特征在于，还包括：位于第三区上的伪栅极结构，所述伪栅极结构与栅极结构平行，所述伪栅极结构与相邻的栅极结构之间的间距等于相邻栅极结构之间的间距。
9.如权利要求8所述的半导体结构单元，其特征在于，位于第四区内的栅极结构的数量为3个；位于第三区内伪栅极结构的数量为1个。
10.如权利要求1所述的半导体结构单元，其特征在于，所述预设倍数包括三倍。
11.如权利要求1所述的半导体结构单元，其特征在于，所述第二金属层在衬底上的投影位于相邻栅极结构之间，所述第三金属层在衬底上的投影位于相邻栅极结构之间。
12.一种半导体结构单元的形成方法，其特征在于，包括：
13.如权利要求12所述的半导体结构单元的形成方法，其特征在于，所述衬底还包括：位于第一区内的第一有源区；位于第二区内的第二有源区。
14.如权利要求13所述的半导体结构单元的形成方法，其特征在于，还包括：
15.如权利要求14所述的半导体结构单元的形成方法，其特征在于，还包括：
16.如权利要求14述的半导体结构单元的形成方法，其特征在于，所述第一源漏掺杂区的导电类型与第二源漏掺杂区的导电类型相反。
17.如权利要求14所述的半导体结构单元的形成方法，其特征在于，所述衬底还包括：沿第二方向排列的第三区和第四区，所述第四区位于第三区之间，所述第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；所述第一有源区和第二有源区位于第四区内，所述栅极结构位于所述第四区内，所述第二金属层和第四金属层位于第四区内。
18.如权利要求17所述的半导体结构单元的形成方法，其特征在于，还包括：
19.如权利要求12所述的半导体结构单元的形成方法，其特征在于，所述预设倍数包括三倍。
20.如权利要求12所述的半导体结构单元的形成方法，其特征在于，所述第二金属层在衬底上的投影位于相邻栅极结构之间，所述第三金属层在衬底上的投影位于相邻栅极结构之间。
...【技术特征摘要】
1.一种半导体结构单元，其特征在于，包括：
2.如权利要求1所述的半导体结构单元，其特征在于，所述衬底还包括：位于第一区内的第一有源区；位于第二区内的第二有源区。
3.如权利要求2所述的半导体结构单元，其特征在于，还包括：位于栅极结构两侧第一有源区内的第一源漏掺杂区，所述第二金属层与第一源漏掺杂区电连接；位于栅极结构两侧第二有源区内的第二源漏掺杂区，所述第四金属层与第二漏掺杂区电连接。
4.如权利要求3所述的半导体结构单元，其特征在于，所述第二金属层与第一源漏掺杂区通过第一插塞电连接；所述第四金属层与第二漏掺杂区通过第二插塞电连接。
5.如权利要求3所述的半导体结构单元，其特征在于，所述第一源漏掺杂区的导电类型与第二源漏掺杂区的导电类型相反。
6.如权利要求5所述的半导体结构单元，其特征在于，所述第一源漏掺杂区的导电类型包括p型，所述第二源漏掺杂区的导电类型包括n型。
7.如权利要求2所述的半导体结构单元，其特征在于，所述衬底还包括：沿第二方向排列的第三区和第四区，所述第四区位于第三区之间，所述第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；所述第一有源区和第二有源区位于第四区内，所述栅极结构位于所述第四区内，所述第二金属层和第四金属层位于第四区内。
8.如权利要求7所述的半导体结构单元，其特征在于，还包括：位于第三区上的伪栅极结构，所述伪栅极结构与栅极结构平行，所述伪栅极结构与相邻的栅极结构之间的间距等于相邻栅极结构之间的间距。
9.如权利要求8所述的半导体结构单元，其特征在于，位于第四区内的栅极结构的数量为3个；位于第三区内伪栅极结构的数量...
【专利技术属性】
技术研发人员：雷传震，王立柱，蔡燕飞，王俊，王夺，廖春和，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。