一种半导体结构的形成方法，其中形成方法包括：提供衬底；形成第一介质层、栅极结构、若干源漏掺杂层和若干第一导电层，若干源漏掺杂层分别位于栅极结构两侧的衬底内，第一导电层分别连接位于栅极结构同一侧的若干源漏掺杂层；在第一介质层上形成第二介质层；在第一介质层和第二介质层内形成第一导电插塞；在第二介质层上形成第三介质层；在第三介质层内形成第二导电层、在第二介质层和第三介质层内形成导电结构，导电结构包括第二导电插塞、位于第二导电插塞上的第三导电层。通过将第二导电插塞和第三导电层同时形成，能够有效减少制程步骤，降低工艺难度，同时有效提升第二导电插塞和第三导电层之间的电性连接，进而提升半导体结构的电学性能。
【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。
2、为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，在金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
3、半导体结构包括基底、位于所述基底上的栅极结构和位于栅极结构两侧所述基底内的源漏掺杂层，所述半导体结构还包括位于源漏掺杂层上的源漏接触插塞，用于实现源漏掺杂层与外部电路的连接，源漏接触插塞形成本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一介质层和所述第二介质层之间的刻蚀停止层。
3.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第二介质层内的内衬层，所述内衬层覆盖所述第一导电插塞的部分侧壁。
4.如权利要求1所述半导体结构，其特征在于，所述第一导电插塞的材料包括：铜、铝、钨、钴、钌和氮化钛中的一种或多种。
5.如权利要求4所述半导体结构，其特征在于，当所述第一导电插塞为铜时，还包括：位于所述第一导电插塞侧壁和底部表面的第一阻挡层。
>6.如权利要求5所...
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一介质层和所述第二介质层之间的刻蚀停止层。
3.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第二介质层内的内衬层，所述内衬层覆盖所述第一导电插塞的部分侧壁。
4.如权利要求1所述半导体结构，其特征在于，所述第一导电插塞的材料包括：铜、铝、钨、钴、钌和氮化钛中的一种或多种。
5.如权利要求4所述半导体结构，其特征在于，当所述第一导电插塞为铜时，还包括：位于所述第一导电插塞侧壁和底部表面的第一阻挡层。
6.如权利要求5所述半导体结构，其特征在于，所述第一阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
7.如权利要求1所述半导体结构，其特征在于，所述第二导电层的材料包括：铜、铝、钨、钴、钌和氮化钛中的一种或多种。
8.如权利要求7所述半导体结构，其特征在于，当所述第二导电层的材料为铜时，还包括：位于所述第二导电层侧壁和底部表面的第二阻挡层。
9.如权利要求8所述半导体结构，其特征在于，所述第二阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
10.如权利要求1所述半导体结构，其特征在于，所述导电结构的材料包括：铜、铝、钨、钴、钌和氮化钛中的一种或多种。
11.如权利要求10所述半导体结构，其特征在于，当所述导电结构的材料为铜时，还包括：位于所述导电结构侧壁和底部表面的第三阻挡层。
12.如权利要求11所述半导体结构，其特征在于，所述第三阻挡层的材料包括：钛、钨化钛、钽、氮化钽或氮化钛。
13.如权利要求1所述半导体结构，其特征在于，所述衬底包括：基底、以及位于所述基底上的若干相互分立的鳍部，所述鳍部沿第二方向延伸，所述第一方向与所述第二方向垂直。
14.如权利要求13所述半导体结构，其特征在于，所述栅极结构横跨若干所述鳍部，若干所述源漏掺杂层位于所述栅极结构两侧的所述鳍...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。