【技术实现步骤摘要】
多栅极FET及其形成方法
本专利技术涉及半导体制造,具体而言,涉及多栅极FET及其形成方法。
技术介绍
随着集成电路不断按比例缩小以及对集成电路速度的要求不断提高,晶体管需要具有更高的驱动电流和不断减小的尺寸。因此开发了鳍式场效应晶体管(FinFET),也被称为多栅极FET。典型的FinFET包括位于衬底上方的半导体鳍,该鳍用于形成FinFET的沟道区。沟道区包括半导体鳍的侧壁部分而有时也包括顶面部分。当沟道区包括侧壁部分但不包括顶面部分时,相应的FinFET被称为双栅极FinFET。当沟道区包括侧壁部分和顶面部分时,相应的FinFET被称为三栅极FinFET。FinFET中的一些从绝缘体上硅衬底开始形成。相应的FinFET具有减少的漏电流。然而,制造成本高。一些其它FinFET从块状硅衬底开始形成。因此,形成的鳍通过在浅沟槽隔离(STI)区中形成的硅带(siliconstrip)连接到块状衬底。因此,漏电流可能流经半导体带。按照惯例,可以通过注入实施重掺杂,从而可以将掺杂物注入位于STI区之间的硅带。在硅带中重掺杂有助于抑制漏电流。然而,这种方法导致相应的掺杂物 ...
【技术保护点】
一种方法,包括:氧化半导体鳍以在所述半导体鳍的相对侧壁上形成氧化物层,其中所述半导体鳍位于隔离区的顶面上方;在所述氧化之后,实施倾斜注入以将杂质注入所述半导体鳍;以及在所述倾斜注入的步骤之后,去除所述氧化物层。
【技术特征摘要】
2012.07.03 US 13/541,4571.一种形成半导体器件的方法,包括:氧化半导体鳍以在所述半导体鳍的相对侧壁上形成氧化物层,其中所述半导体鳍位于隔离区的顶面上方;在所述氧化之后,实施倾斜注入以将杂质注入所述半导体鳍;以及在所述倾斜注入的步骤之后,去除所述氧化物层;其中,所述隔离区包括:具有倾斜顶面的第一部分,所述倾斜顶面更靠近所述半导体鳍的部分高于所述倾斜顶面更远离所述半导体鳍的部分,并且与所述第一部分齐平的掺杂半导体区具有所述杂质的第一杂质浓度,所述杂质的第一杂质浓度高于所述杂质在所述半导体鳍的中部中的第二杂质浓度;以及比所述第一部分更远离所述半导体鳍的第二部分,所述第二部分的顶面连接到所述第一部分的倾斜顶面并且低于所述第一部分的倾斜顶面。2.根据权利要求1所述的方法,还包括:在所述半导体鳍的相对侧壁上形成栅极电介质;在所述栅极电介质上方形成栅电极;以及邻近所述栅极电介质和所述栅电极形成源极/漏极区。3.根据权利要求2所述的方法,其中,所述杂质的导电类型与所述源极/漏极区的导电类型相反。4.根据权利要求1所述的方法,其中,采用介于20度和45度之间的倾斜角度实施所述倾斜注入。5.根据权利要求1所述的方法,其中,在所述倾斜注入期间,所述杂质的一部分穿透所述半导体鳍。6.根据权利要求5所述的方法,其中,在所述倾斜注入期间,所述杂质的所述一部分穿透位于所述半导体鳍的相对侧壁上的所述氧化物层的一部分。7.一种形成半导体器件的方法,包括:氧化半导体鳍以在所述半导体鳍的相对侧壁上形成氧化物层,其中所述半导体鳍位于浅沟槽隔离区的顶面上方,半导体带位于所述半导体鳍的下方并连接到所述半导体鳍,并且所述半导体带与所述浅沟槽隔离区齐平;在所述氧化之后,实施倾斜注入以将杂质注入所述半导体鳍,所述杂质具有第一导电类型;在所述倾斜注入的步骤之后,去除所述氧化物层;形成包括位于所述半导体鳍的侧壁上的一部分的栅极电介质;在所述栅极电介质上方形成栅电极;以及邻近所述栅极电介质和所述栅电极形成源极/漏极区,其中所述源极/漏极区具有与所述第一导电类型相反的第二导电类型;其中,所述浅沟槽隔离区包括:具有倾斜顶面的第一部分,所述倾斜顶面更靠近所述半导体鳍的部分高于所述倾斜顶面更远离所述半导体鳍的部分,并且与所述第一部分齐平的掺杂半导体区具有所述杂质的第一杂质浓度,所述杂质的第一杂质浓度高于所述杂质在所述半导体鳍的中部中的第二杂质浓度;以及比所述第一部分更远离所述半导体鳍的第二部分,所述第二部分的顶面连接到所述第一部分的倾斜顶面并且低于所述第一部分的倾斜顶面。8.根据权利要求7所述的...
【专利技术属性】
技术研发人员:卢文泰,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。