EEPROM存储器阵列制造技术

本发明专利技术揭示了一种EEPROM存储器阵列，包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，行方向的多个所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；这种结构能够有效的减小存储单元的面积，从而提高了存储器阵列所能容纳的存储单元的数量；此外，行方向的多个所述共用源极通过有源区导通形成埋藏于所述衬底中的源线，降低了周边电路的复杂程度，也降低了后续制造难度，优化了制作工艺。

【技术实现步骤摘要】
EEPROM存储器阵列
本专利技术涉及半导体制造领域，特别是涉及一种EEPROM存储器阵列。
技术介绍
电可擦除可编程只读存储器（ElectricallyErasableProgrammableRead-OnlyMemory，EEPROM）是一种掉电后数据不会丢失的存储芯片。随着技术的发展和各类电子产品对存储的需求，EEPROM被广泛用于手机，笔记本，掌上电脑和U盘等诸多移动和通讯设备中，如今已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。如图1所示，其为现有技术中的一种存储器阵列中相邻存储单元的结构示意图，每个存储单元包括衬底10，形成在衬底10中的源极12和漏极11，及位于所述衬底上的栅极结构，在所述漏极11上引出有位线BL，在所述源极12上引出有源线SL，以及位于所述源线SL和位线BL之间的字线WL。同样的，随着小型化和高集成度的发展，为了把较高组装密度的存储单元引进半导体存储器件，存储器件电路的设计布局也必须随之而采用越来越小的尺寸。但是，对于如图1所示的结构，进行整体的或者部分的缩小会出现各种问题，而高密度组装又势在必行，因此，为了解决由本文档来自技高网...

【技术保护点】
一种EEPROM存储器阵列，其特征在于，所述EEPROM存储器阵列包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，且行方向的所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；按照列方向交替排列的位线；每条位线将其所在方向的存储单元的漏极连接；按照行方向排列的字线、控制栅线，每条字线将其所在方向的存储单元的选择删连接，每条控制栅线将其所在方向的存储单元的源极控制栅...

【技术特征摘要】
1.一种EEPROM存储器阵列，其特征在于，所述EEPROM存储器阵列包括多个存储单元，每个所述存储单元包含位于衬底中的源极、漏极；所述源极上方依次形成有源极浮栅、源极控制栅，所述漏极上方依次形成有漏极浮栅、漏极控制栅；所述衬底上还形成有位于所述源极浮栅和漏极浮栅之间的选择栅；其中，排列为列方向的排序为奇数和偶数的相邻两个存储单元的源极共用，且行方向的所述共用源极通过有源区导通共用，形成埋藏于所述衬底中的源线；按照列方向交替排列的第一位线和第二位线；每条第一位线将其所在方向的各个存储单元的漏极连接，所述第二位线接地；按照行方向排列的字线、控制栅线，每条字线将其所在方向的存储单元的选择删连接，每条控制栅线将其所在方向的存储单元的源极控制栅和漏极控制栅连接。2.如权利要求1所述的EEPROM存储器阵列，其特征在于，每个存储单元的所述源极浮栅、源极控制栅、漏极浮栅和漏极控制栅与所述选择栅之间形成有一层氧化层。3.如权利要求1或2所述的EEPROM存储器阵列，其特征在于，对于所述EEPROM存储器阵列中的任一存储单元进...

【专利技术属性】
技术研发人员：顾靖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：