层叠配线基板及其制造方法技术

提供一种层叠配线基板，其能够抑制在两基板之间夹入半固化片等埋入构件而内置的电子部件的位置偏移，从而能够提高该电子部件的电极和与该电极连接的外部电极之间的电连接可靠性。为了将形成于第一基板（1）的导体电路（6）与作为电子部件的电阻（3A）连接，在作为电子部件的电阻（3A）的电极（13）的每1电极经由2个以上的导电物（8）进行连接，所述导电物（8）是填充到在该第一基板（1）上形成的导通孔（7）内的由导电性膏剂构成的导电物（8）。导电物（8）沿着与电阻（3A）的长度方向垂直的方向即短边方向排列设置在一直线上，并且设置在相对于该电阻（3A）的长度方向上的轴芯（C）对称的对称位置上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，尤其是涉及在两基板间夹持半固化片等埋入构件而对内置的电子部件的位置偏移进行抑制，从而提高该电子部件的电极与导体电路的电连接可靠性的技术。
技术介绍
伴随着近年来的便携式电子设备等的多功能化，对半导体装置也要求进一步的小型化，IC/LSI的高集成化要求也增加，从而焦点集中于封装体的小型化。在这种状况下，要求印制配线基板的小型化及薄型化。例如，在层叠配线基板中，将安装在基板上的芯片电容器和电阻元件通过半固化片夹入而内置，并将所述芯片电容器及电阻元件经由贯通该半固化片而形成的通孔，与形成在半固化片两面上的配线图案连接的技术(在专利文献I中记载)。在先技术文献专利文献专利文献I :日本特开2008-166456号公报
技术实现思路
在利用半固化片等埋入构件将电子部件夹入而内置的结构的层叠配线基板中，由于夹入的加压力而电子部件的位置可能会偏移，该电子部件的电极与形成在半固化片上的外部电极的电连接可靠性可能变差。因此，本专利技术的目的在于提供一种抑制在两基板之间夹入半固化片等埋入构件而内置的电子部件的位置偏移，从而能够提高该电子部件的电极和与该电极连接的外部电极之间的电连接可靠性的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：冈本诚裕，
申请(专利权)人：株式会社藤仓，
类型：
国别省市：