用于减少应力的伪倒装芯片凸块制造技术

一种器件包括金属焊盘，该金属焊盘位于衬底上方；钝化层，该钝化层包括位于金属焊盘上方的一部分；钝化后互连件(PPI)，该PPI电连接至金属焊盘，其中PPI包括位于金属焊盘和钝化层上方的一部分；聚合物层，该聚合物层位于PPI上方；以及伪凸块，该伪凸块位于聚合物层上方，其中伪凸块与聚合物层下面的导电部件电绝缘。本发明专利技术提供用于减少应力的伪倒装芯片凸块。

【技术实现步骤摘要】

本专利技术涉及半导体器件，具体而言，本专利技术涉及伪倒装芯片凸块。
技术介绍
通常在半导体芯片上形成集成电路。为了增加生产量并降低制造成本，在半导体晶圆中制造集成电路，每一个半导体晶圆都包含许多完全相同的半导体芯片。当制造集成电路之后，在半导体芯片可以使用之前将其从晶圆切割并进行封装。在一些封装工艺中，将半导体芯片(在本领域中也被称为管芯)接合于封装衬底。通常包括环氧树脂的底部填充物，用于进一步固定接合。采用倒装芯片接合或者引线接合 可以接合半导体芯片。在将管芯倒装芯片接合至封装衬底的工艺中，实施回流工艺以使管芯和封装衬底之间的焊料熔化从而使焊盘连接至封装衬底。常规接合工艺具有弊端。例如，在回流工艺期间，封装衬底的温度升高了。因为封装衬底易于翘曲，回流之后，封装衬底可能具有翘曲。随着封装衬底的翘曲，位于管芯和/或封装衬底的中心和边缘的凸块被伸直或者压缩。这导致应力被分给管芯中的低k介电材料，并且对于低k介电层可能出现分层。另外，应力可能进一步引起管芯和封装衬底之间的焊料出现碎裂。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种器件，包括衬底；金属焊盘，位于所述衬底上方；钝化层，包括位于所述金属焊盘上方的一部分；钝化后互连件(PPI)，电连接至所述金属焊盘，其中所述PPI包括位于所述金属焊盘和所述钝化层上方的一部分；聚合物层，位于所述PPI上方；以及伪凸块，位于所述聚合物层上方，其中所述伪凸块与所述聚合物层下面的导电部件电绝缘。在上述器件中，其中，所述伪凸块与所述聚合物层物理接触。在上述器件中，其中所述伪凸块包括非可回流凸块和位于所述非可回流凸块上方的焊料盖顶。在上述器件中，进一步包括在所述聚合物层中形成的非可回流电连接件，其中所述电连接件电连接至所述PPI。在上述器件中，进一步包括在所述聚合物层中形成的非可回流电连接件，其中所述电连接件电连接至所述PPI，上述器件进一步包括封装元件，其中，所述封装元件包括接合至所述非可回流的电连接件的另一电连接件；以及位于所述封装元件的表面的介电层，其中所述伪凸块与所述介电层相接触，并且通过所述介电层与所述封装元件中的导电部件电绝缘。在上述器件中，其中，所述聚合物层是聚酰亚胺层，并且其中，所述伪凸块包含含铜材料。根据本专利技术的另一方面，还提供了一种器件，包括第一封装元件，包括电连接件；第二封装元件，通过所述电连接件接合至所述第一封装元件；以及伪凸块，位于所述第一封装元件和所述第二封装元件之间，其中，所述伪凸块与所述第一封装元件和所述第二封装元件至少之一中的导电部件电绝缘。在上述器件中，其中，所述第一封装元件和所述第二封装元件每一个都选自基本上由器件管芯、插件、封装衬底、及其封装件组成的组。在上述器件中，其中，所述伪凸块是电浮置的。在上述器件中，其中，所述伪凸块包含位于所述伪凸块相对面上的第一表面和第二表面，并且其中，所述第一表面与位于所述第一封装元件表面上的第一介电层相接触，并且所述第二表面与位于所述第二封装元件表面上的第二介电层相接触。在上述器件中，其中，所述伪凸块包含位于所述伪凸块相对面上的第一表面和第二表面，并且其中，所述第一表面与位于所述第一封装元件表面上的第一介电层相接触，并 且所述第二表面与位于所述第二封装元件表面上的第二介电层相接触，其中，所述第一介电层包含聚酰亚胺，并且其中，所述第一封装元件是器件管芯。在上述器件中，其中，所述伪凸块包含位于所述伪凸块相对面上的第一表面和第二表面，并且其中，所述第一表面与位于所述第一封装元件表面上的第一介电层相接触，并且所述第二表面与位于所述第二封装元件表面上的第二介电层相接触，其中，所述伪凸块包括非可回流部分和焊料盖顶，所述非可回流部分与所述第一介电层物理接触，所述焊料盖顶与所述第二介电层物理接触。在上述器件中，进一步包括底部填充物，所述底部填充物位于所述第一封装元件和所述第二封装元件之间，其中所述底部填充物与所述电连接件和所述伪凸块物理接触。根据本专利技术的又一方面，还提供了一种方法，包括形成第一封装元件，其中所述形成步骤包括下列步骤形成包括位于金属焊盘上方的一部分的钝化层；形成电连接至所述金属焊盘的钝化后互连件(PPI)，其中所述PPI包括位于所述金属焊盘和所述钝化层上方的一部分；在所述PPI上方形成聚合物层；形成位于所述PPI上方并电连接至所述PPI的电连接件，其中所述电连接件包括位于所述聚合物层的顶面上方的一部分；以及在所述聚合物层上方形成伪凸块，其中所述伪凸块与所述聚合物层下面的所有导电部件绝缘。在上述方法中，其中，形成所述电连接件和所述伪凸块的步骤包括在所述聚合物层中形成开口 ；形成延伸至所述开口内的凸块下金属化(UBM)层；在所述UBM层上方形成掩模；图案化所述掩模以形成第一开口和第二开口，其中，所述第一开口的一部分位于一部分所述PPI的上方，并与该部分PPI垂直对准，以及整个所述第二开口位于一部分所述聚合物层的上方，并与该部分所述聚合物层垂直对准；在所述第一开口中形成第一凸块；在所述第二开口中形成第二凸块；去除所述掩模；以及去除被所述掩模覆盖的所述UBM层的部分，其中，所述第一凸块和直接位于所述第一凸块下方的所述UBM层的第一部分形成所述电连接件，并且其中，所述第二凸块和直接位于所述第二凸块下方的所述UBM层的第二部分形成所述伪凸块。在上述方法中，其中，所述UBM层的所述第二部分具有底部，所述底部与所述聚合物层物理接触并且不电连接至所述第一封装元件中的任何PPI。在上述方法中，其中，所述伪凸块的整个底面与所述聚合物层物理接触。在上述方法中，其中，同时形成所述电连接件和所述伪凸块。在上述方法中，进一步包括接合所述第一封装元件与第二封装元件，其中所述电连接件接合至所述第一封装元件中的另一电连接件。在上述方法中，进一步包括接合所述第一封装元件与第二封装元件，其中所述电连接件接合至所述第一封装元件中的另一电连接件，其中，所述第二封装元件包括位于表面的介电层，并且其中，所述伪凸块与所述介电层物理接触。附图说明为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参 考，其中图I至图7是根据各个实施例的制造封装件的中间阶段的剖面图；图8示出了芯片的俯视图，其中伪凸块被分配到芯片的高应力区；以及图9示出了根据可选实施例的封装件。具体实施例方式在下面详细地讨论本专利技术实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，并不限制本专利技术的范围。根据实施例提供了包括伪凸块的封装结构及其形成方法。示出了制造各个实施例的中间阶段。然后讨论了实施例的变体。贯穿各个视图和示例性实施例，相同的参考编号用于指定相同的元件。参考图1，提供了晶圆10，晶圆10包括半导体衬底20。在实施例中，晶圆10是器件晶圆，其中可以包括有源器件如晶体管。因此，半导体衬底20可以是体硅衬底或者绝缘体上硅衬底。也可以使用包括III族、IV族、和V族的其他半导体材料。在可选实施例中，例如，晶圆10可以是其中不包括有源器件的其他封装元件的晶圆，并可以是插件晶圆。在其中晶圆10不包括有源器件的实施例中，晶圆10可以包括无源器件如电阻器和电容器，或者不包括本文档来自技高网...

【技术保护点】
一种器件，包括：衬底；金属焊盘，位于所述衬底上方；钝化层，包括位于所述金属焊盘上方的一部分；钝化后互连件(PPI)，电连接至所述金属焊盘，其中所述PPI包括位于所述金属焊盘和所述钝化层上方的一部分；聚合物层，位于所述PPI上方；以及伪凸块，位于所述聚合物层上方，其中所述伪凸块与所述聚合物层下面的导电部件电绝缘。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴胜郁，郭庭豪，庄其达，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：