本发明专利技术提供一种PECVD沉积DBR的倒装LED芯片的制作方法，其步骤如下：在蓝宝石衬底上依次生长N型GaN层、量子阱和P型GaN层；通过刻蚀，露出部分N型GaN层；在露出的部分N型GaN层上形成N型扩展条；在P型GaN层表面制作导电金属层；PECVD沉积DBR层，DBR层为Si3N4层和SiO2层交替沉积的介质膜；通过BOE湿法腐蚀，在N型扩展条和导电金属层上分别形成N电极和P电极窗口；电极窗口内淀积金属层，分别形成负焊盘和正焊盘电极；对芯片研磨、减薄和切割，完成芯片的制作；本发明专利技术采用PECVD交替沉积Si3N4层和SiO2层作为DBR层，且采用BOE湿法腐蚀对DBR层进行刻蚀，该方法形成的DBR层的绝缘性好、光学反射率高、制作简单、成本低、且耗时较短，能够解决现有倒装LED芯片技术中遇到的问题。
【技术实现步骤摘要】
本专利技术涉及一种倒装LED芯片的制作方法，尤其是一种PECVD（等离子体增强化学气相沉积法PlasmaEnhancedChemicalVaporDeposition）沉积DBR的倒装LED芯片的制作方法，属于LED芯片制造
技术介绍
现在LED市场竞争异常激烈，对LED芯片的性能要求在不断提高，目前国内外LED倒装芯片用DBR做绝缘层和反射层，LED芯片上整层DBR增加了反射面积，在不影响芯片其他性能的同时对亮度提升很明显；DBR（distributedBraggreflection）又叫分布式布拉格反射镜，是由两种不同折射率的材料以ABABA的方式交替排列组成的周期结构，每层材料的光学厚度为中心反射波长的1/4。因此是一种四分之一波长多层系统，相当于简单的一组光子晶体。由于频率落在能隙范围内的电磁波无法穿透，布拉格反射镜的反射率可达98%以上。目前，通常DBR是用电子束蒸发台蒸镀SiO2和TiO2，按ABAB的方法周期性排列，以增强衬底的反射率，但是该工艺制程时间长达5h左右，时间较长；且TiO2材料很难腐蚀，需用ICP（inductivelycoupledplasma）干法刻蚀，而ICP干法刻蚀的工艺制程也要2-3h左右，因此，现有技术制备DBR的工艺技术复杂、成本较高且耗时较长。
技术实现思路
本专利技术的目的在于克服现有技术的缺点，提供一种PECVD沉积DBR的倒装LED芯片的制作方法，该方法采用PECVD（即等离子体增强化学气相沉积法）在200~300℃温度下交替沉积Si3N4和SiO2介质膜，Si3N4和SiO2介质膜的折射率分别为2.02和1.46，过程仅耗时30~60min，用BOE溶液湿法腐蚀4min，主反射率≥98%，反射波普范围可调；是一种绝缘性好、光学反射率高、制作简单、成本低、且耗时相对较短的DBR制备方法，能够解决现有倒装LED芯片技术中遇到的问题。为实现以上技术目的，本专利技术采用的技术方案是：一种PECVD沉积DBR的倒装LED芯片的制作方法，其特征在于：包括如下步骤：步骤一.提供一蓝宝石衬底，在所述蓝宝石衬底上依次生长N型GaN层、量子阱和P型GaN层，完成LED芯片的外延结构；步骤二.通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层和量子阱，露出部分N型GaN层；步骤三.通过光刻掩膜版的遮挡，在露出的部分N型GaN层上形成N型扩展条；步骤四.通过光刻掩膜版的遮挡，在P型GaN层表面制作导电金属层；步骤五.通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层，所述DBR层为Si3N4层和SiO2层交替沉积的介质膜，工艺过程的时间为30~60min；步骤六.通过光刻掩膜版的遮挡，对DBR层进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，通过湿法腐蚀，在N型扩展条上形成了N电极窗口，在导电金属层上形成了P电极窗口；步骤七.通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极，N电极窗口内的金属层形成负焊盘电极；步骤八.采用常规工艺对芯片进行研磨、减薄和切割，完成芯片器件加工制作。进一步地，所述步骤五中Si3N4层和SiO2层交替沉积的次数决定了DBR层的总层数，且所述Si3N4层和SiO2层交替沉积的次数为10~30次。进一步地，所述步骤五中每层Si3N4和SiO2的厚度及Si3N4层和SiO2层交替沉积的次数决定了DBR层的总厚度。进一步地，所述步骤六中BOE溶液为HF溶液和NH4F溶液以1：6的配比混合形成的腐蚀液。进一步地，所述步骤七中的金属层从下到上依次Al/Pt/Au/Sn。进一步地，所述步骤八中经过研磨和减薄的芯片厚度为100~200μm。进一步地，所述P电极窗口和N电极窗口均设在DBR层内。从以上描述可以看出，本专利技术的有益效果在于：1）通过PECVD技术淀积DBR层，且DBR为Si3N4层和SiO2层交替沉积的介质膜，交替淀积的次数为10~30次，整个工艺制程仅耗时30~60min，大大节约了工艺时间；2）与现有技术相比，采用BOE溶液腐蚀DBR层代替传统的ICP干法刻蚀，时间缩短为4~10min，同样节约了工艺时间；3）本专利技术制备的DBR层的绝缘性好、光学反射率高、反射波普波长范围可调，制作简单，且成本低。附图说明图1为本专利技术步骤二完成后的俯视结构示意图。图2为本专利技术步骤三完成后的俯视结构示意图。图3为本专利技术步骤四完成后的俯视结构示意图。图4为本专利技术步骤五完成后的俯视结构示意图。图5为本专利技术步骤六完成后的俯视结构示意图。图6为本专利技术步骤七完成的俯视结构示意图。图7为本专利技术DBR层的反射的光谱图。附图说明：1-正焊盘电极、2-负焊盘电极、3-DBR层、4-N型扩展条、5-导电金属层、6-P型GaN层、7-N型GaN层、8-蓝宝石衬底。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。实施例中一种PECVD沉积DBR的倒装LED芯片的制作方法，其中DBR层3中每层Si3N4层的厚度为52~64nm，每层SiO2层的厚度为72~89nm，且Si3N4层和SiO2层的折射率分别为2.02和1.46，其特征在于：包括如下步骤：如图1所示，步骤一.提供一蓝宝石衬底8，在所述蓝宝石衬底8上依次生长N型GaN层7、量子阱和P型GaN层6，完成LED芯片的外延结构；步骤二.通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层6和量子阱，露出部分N型GaN层7；如图2所示，步骤三.通过光刻掩膜版的遮挡，在露出的部分N型GaN层7上形成N型扩展条4；如图3所示，步骤四.通过光刻掩膜版的遮挡，在P型GaN层6表面制作导电金属层5；如图4所示，步骤五.通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层3，所述DBR层3为Si3N4层和SiO2层交替沉积；所述Si3N4层和SiO2层交替沉积的次数为20次，DBR层的总层数为40层；每层Si3N4层的厚度为52~64nm，每层SiO2层的厚度为72~89nm，由此可知DBR层3的总厚度为1240~1530nm；整个工艺过程的时间为30~60min；如图5所示，步骤六.通过光刻掩膜版的遮挡，对DBR层3进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，所述BOE溶液为HF溶液和NH4F溶液以1：6的配比混合形成的腐蚀液；通过湿法腐蚀，在N型扩展条4上形成了N电极窗口，在导电金属层5上形成了P电极窗口；如图6所示，步骤七.通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极1，N电极窗口内的金属层形成负焊盘电极2；所述金属层从下到上依次Al/Pt/Au/Sn；所述P电极窗口和N电极窗口均设在DBR层3内；步骤八.采用常规工艺对芯片进行研磨、减薄和切割，完成芯片器件加工制作；且经过研磨和减薄的芯片厚度为100~200μm。为了进一步说明PECVD沉积DBR层3的的倒装LED芯片的反射率，进行了如下实验，具体见图7，当DBR层3中每层Si3N4层的厚度为52~64nm，每层SiO2层的厚度为72~89nm，且本文档来自技高网...
【技术保护点】
一种PECVD沉积DBR的倒装LED芯片的制作方法，其特征在于：包括如下步骤：步骤一. 提供一蓝宝石衬底（8），在所述蓝宝石衬底（8）上依次生长N型GaN层（7）、量子阱和P型GaN层（6），完成LED芯片的外延结构；步骤二. 通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层（6）和量子阱，露出部分N型GaN层（7）；步骤三. 通过光刻掩膜版的遮挡，在露出的部分N型GaN层（7）上形成N型扩展条（4）；步骤四. 通过光刻掩膜版的遮挡，在P型GaN层（6）表面制作导电金属层（5）；步骤五. 通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层（3），所述DBR层（3）为Si3N4层和SiO2层交替沉积的介质膜，工艺过程的时间为30~60min；步骤六. 通过光刻掩膜版的遮挡，对DBR层（3）进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，通过湿法腐蚀，在N型扩展条（4）上形成了N电极窗口，在导电金属层（5）上形成了P电极窗口；步骤七. 通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极（1），N电极窗口内的金属层形成负焊盘电极（2）；步骤八. 采用常规工艺对芯片进行研磨、减薄和切割，完成芯片器件加工制作。...
【技术特征摘要】
1.一种PECVD沉积DBR的倒装LED芯片的制作方法，其特征在于：包括如下步骤：步骤一.提供一蓝宝石衬底（8），在所述蓝宝石衬底（8）上依次生长N型GaN层（7）、量子阱和P型GaN层（6），完成LED芯片的外延结构；步骤二.通过光刻掩膜版的遮挡，刻蚀部分区域的P型GaN层（6）和量子阱，露出部分N型GaN层（7）；步骤三.通过光刻掩膜版的遮挡，在露出的部分N型GaN层（7）上形成N型扩展条（4）；步骤四.通过光刻掩膜版的遮挡，在P型GaN层（6）表面制作导电金属层（5）；步骤五.通过PECVD技术，工艺温度在200~300℃下，在步骤四完成后的芯片表面淀积DBR层（3），所述DBR层（3）为Si3N4层和SiO2层交替沉积的介质膜，工艺过程的时间为30~60min；步骤六.通过光刻掩膜版的遮挡，对DBR层（3）进行湿法腐蚀，所述湿法腐蚀的时间为4~10min，所述湿法腐蚀液为BOE溶液，通过湿法腐蚀，在N型扩展条（4）上形成了N电极窗口，在导电金属层（5）上形成了P电极窗口；步骤七.通过电子束蒸镀方法，在N电极窗口和P电极窗口内淀积金属层，P电极窗口内的金属层形成正焊盘电极（1），N电极窗口内的金属层形成负焊盘电极（2）；步骤八.采用常规工艺对芯片进...
【专利技术属性】
技术研发人员：闫晓密，黄慧诗，华斌，张秀敏，周锋，宋凯，郑宝玉，王顺荣，
申请(专利权)人：江苏新广联半导体有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。