半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法。使用半导体层的元件形成在布线层之间，并且同时使用除用于布线的材料之外的导电材料形成栅电极。第一布线嵌入第一布线层的表面中。栅电极形成在第一布线上。栅电极耦合至第一布线。通过与用于第一布线的工艺不同的工艺形成栅电极。因此，使用除用于第一布线的材料之外的材料形成栅电极。而且，在栅电极上形成栅极绝缘膜和半导体层。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，其中半导体元件形成在多层布线层中，以及用于制造该半导体器件的方法。
技术介绍
·根据专利文献1，半导体膜形成在布线层中，并且使用半导体膜和布线层的布线形成晶体管。在晶体管中，位于半导体膜下的布线用作栅电极，并且布线层之间的扩散防止膜用作栅极绝缘膜。日本未审查专利公开2010-141230。
技术实现思路
要求晶体管的特性之一是阈值电压。除栅极绝缘膜的膜厚之外，阈值电压还由栅电极以及栅极绝缘膜的材料控制。但是，根据在专利文献I中描述的技术，包括在多层布线层中的布线用作栅电极。因此，不能改变栅电极的材料。根据本专利技术，提供了一种半导体器件，包括第一布线层，其具有第一布线；第二布线层，其形成在第一布线层上并且具有第二布线；栅电极，其在厚度方向上位于第一布线和第二布线之间，包含与第一布线的材料不同的材料，并且耦合至第一布线；栅极绝缘膜，其位于栅电极上；半导体层，其位于栅极绝缘膜上；以及第一通路(via)，其嵌入第二布线层并且将半导体层和第二布线耦合。根据本专利技术，使用半导体层的元件可以形成在布线层之间。而且，可以通过与用于布线层中的布线的工艺不同的工艺形成栅电极。因此，栅电极可以使用除用于布线的材料之外的导电材料形成。根据本专利技术，提供了一种用于制造半导体器件的方法，包括以下步骤在半导体衬底上形成具有第一布线的第一布线层；在第一布线层上形成栅电极、位于栅电极上的栅极绝缘膜以及位于栅极绝缘膜上的半导体层；以及在第一布线层上和在半导体层上形成具有第二布线的第二布线层。栅电极耦合至第一布线并且第二布线耦合至半导体层。根据本专利技术，使用半导体层的元件可以形成在布线层之间，并且栅电极可以使用除用于布线的材料之外的导电材料形成。附图说明图I是示出根据第一实施例的半导体器件的构造的横截面图；图2是图I中所示晶体管的平面图3 (a)和3 (b)是示出用于制造图I所示的半导体器件的方法的横截面图；图4 Ca)和4 (b)是示出用于制造图I所示的半导体器件的方法的横截面图；图5 Ca)和5 (b)是示出用于制造图I所示的半导体器件的方法的横截面图；图6 Ca)和6 (b)是示出用于制造图I所示的半导体器件的方法的横截面图；图7是示出根据第二实施例的半导体器件的构造的横截面图；图8是图7中所示半导体器件的平面图；图9 Ca)和9 (b)是示出用于制造图7所示的半导体器件的方法的横截面图；图10 Ca)和10 (b)是示出用于制造图7所示的半导体器件的方法的横截面图；图11是根据第三实施例的半导体器件的构造的横截面图；图12 (a)和12 (b)是示出用于制造图11所示的半导体器件的方法的横截面图；图13 (a)和13 (b)是示出用于制造图11所示的半导体器件的方法的横截面图；图14 (a)和14 (b)是示出用于制造图11所示的半导体器件的方法的横截面图；图15是示出根据第四实施例的半导体器件的构造的横截面图；图16 (a)和16 (b)是示出用于制造图15所示的半导体器件的方法的横截面图；图17 (a)和17 (b)是示出用于制造图15所示的半导体器件的方法的横截面图；图18是示出根据第五实施例的半导体器件的构造的横截面图；图19 (a)和19 (b)是示出用于制造图18所示的半导体器件的方法的横截面图；图20是示出用于制造图18所示的半导体器件的方法的横截面图；图21是示出根据第六实施例的半导体器件的构造的横截面图；图22 (a)和22 (b)是示出用于制造图21所示的半导体器件的方法的横截面图；图23 (a)和23 (b)是示出用于制造图21所示的半导体器件的方法的横截面图；图24是示出根据第七实施例的半导体器件的构造的横截面图；图25 (a)和25 (b)是示出用于制造图24所示的半导体器件的方法的横截面图；图26 (a)和26 (b)是示出用于制造图24所示的半导体器件的方法的横截面图；图27是示出根据第八实施例的半导体器件的构造的横截面图；图28 (a)和28 (b)是示出用于制造图27所示的半导体器件的方法的横截面图；图29 (a)和29 (b)是示出用于制造图27所示的半导体器件的方法的横截面图；图30 (a)和30 (b)是示出用于制造图27所示的半导体器件的方法的横截面图；图31 (a)和31 (b)是示出用于制造图27所示的半导体器件的方法的横截面图；图32 (a)和32 (b)是示出用于制造根据第九实施例的半导体器件的方法的横截面图；图33 (a)和33 (b)是示出用于制造根据第九实施例的半导体器件的方法的横截面图；图34 (a)和34 (b)是示出用于制造根据第九实施例的半导体器件的方法的横截面图；图35是示出根据第十实施例的半导体器件的构造的横截面图；图36是图35中所示的半导体器件的平面图；图37是示出根据第十一实施例的半导体器件的构造的横截面图；图38是示出根据第十二实施例的半导体器件的构造的横截面图39是示出根据第十三实施例的半导体器件的构造的横截面图；图40是图39中所示的半导体器件的电路图；图41是示出图39和40中所示的半导体器件的整体构造的平面图；以及图42是示出图39中所示的半导体器件的修改例的示意图。具体实施方式 以下将参考附图说明本专利技术的实施例。在所有附图中，类似的附图标记用于标记类似组件部分并任意省略其说明。第一实施例图I是示出根据第一实施例的半导体器件的构造的横截面图。半导体器件包括第一布线层150 ;第二布线层170 ;第一布线210 ;栅电极218 ;栅极绝缘膜219 ;半导体层220 ;第一通路184 ；以及第二布线186。第二布线层170位于第一布线层150上。第一布线层150和第二布线层170构成多层布线层的至少一部分。多层布线层例如形成在诸如硅衬底的半导体衬底(图I中未示出)上。诸如晶体管的元件例如形成在半导体衬底上。半导体衬底和晶体管将在下述另一实施例中说明。构成第一布线层150的绝缘膜以及构成第二布线层170的绝缘膜174中的每一个例如为低介电常数绝缘层，其具有比氧化硅的介电常数低的介电常数(例如相对介电常数为2. 7或更小)。对于低介电常数绝缘层来说，例如可以使用诸如SiOC膜、SiOCH膜以及SiLK (注册商标)的含碳膜、HSQ (氢倍半硅氧烷)膜、MHSQ (甲基化氢倍半硅氧烷)膜、MSQ(甲基倍半硅氧烷)膜或其多孔膜。第一布线层150形成在扩散防止膜140上。使用包含Si、C和N中的至少两种或更多种元素的绝缘材料形成扩散防止膜140。例如，扩散防止膜140是SiN膜、SiCN膜或SiC膜。替代地，扩散防止膜140可以是通过堆叠了两个或更多个上述膜制成的堆叠结构。扩散防止膜140的厚度例如是IOnm或更大且150nm或更小。在构成第一布线层150的绝缘层的表面中嵌入第三布线154和第一布线210。第三布线154和第一布线210通过相同工艺形成。因此，第三布线154和第一布线210具有相同深度并使用相同材料形成，诸如使用金属材料，例如包含铜作为主要成分(95%或更大)的金属。栅电极218形成在第一布线210上。栅电极218耦合至第一布线210。栅电极218通过与用于第一布线210的工艺不同的工艺形成。因此，可以使用除用于第一本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一布线层，所述第一布线层具有第一布线；第二布线层，所述第二布线层形成在所述第一布线层上并且具有第二布线；栅电极，所述栅电极在厚度方向上位于所述第一布线和所述第二布线之间，包含与所述第一布线的材料不同的材料，并且耦合至所述第一布线；栅极绝缘膜，所述栅极绝缘膜位于所述栅电极上；半导体层，所述半导体层位于所述栅极绝缘膜上；以及第一通路，所述第一通路嵌入在所述第二布线层中并且将所述半导体层和所述第二布线耦合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：砂村润，井上尚也，金子贵昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：