具有穿衬底通孔的半导体器件制造技术

本发明专利技术涉及一种具有在其中形成的穿衬底通孔的半导体器件。在一个或多个实施方式中，所述半导体器件包括利用构图的粘结材料接合在一起的顶部晶片和底部晶片。所述顶部晶片和所述底部晶片包括在其中形成的一个或多个集成电路。所述集成电路连接至配置在所述顶部和所述底部晶片的表面上的一个或多个导电层。形成贯穿所述顶部晶片和所述构图的粘结材料的过孔，使得可以在形成在所述顶部晶片中的所述集成电路与形成在所述底部晶片中的所述集成电路之间形成电互连。所述过孔包括在所述顶部与所述底部晶片之间提供电互连的导电材料。

【技术实现步骤摘要】
具有穿衬底通孔的半导体器件
技术介绍
消费类电子设备，特别是诸如智能手机、平板电脑等移动电子设备，日趋采用更小、更紧凑的部件以给其用户提供期望的特性。这些设备通常采用三维集成电路器件(3DIC)。三维集成电路器件是采用两层或更多层有源电子部件的半导体器件。穿衬底通孔(through-substratevia，TSV)互连在器件的不同层(例如，不同衬底)上的电子部件，使得器件可以垂直及水平地集成。因此，与传统的二维集成电路器件相比，三维集成电路器件可以在更小、更紧凑的占用面积(footprint)中提供更多的功能。
技术实现思路
所描述的半导体器件包括两个或更多个接合在一起的衬底。穿衬底通孔(TSV)给形成在衬底中的电子部件提供电互连。在实施方式中，通过使用诸如构图的电介质等构图的粘结材料将两个或更多个半导体晶片接合在一起来制造半导体器件。当晶片在接合工艺期间被按压在一起时，构图的粘结材料实现了粘结材料的横向扩展(expansion)。例如，可以通过在底部晶片的第一表面(上表面)施加粘结材料，将顶部晶片接合至底部晶片。然后，对粘结材料进行构图。然后，可以使用该构图的粘结材料来将顶部晶片的第一表面(下表面)接合至底部晶片的第一表面(上表面)。然后，可以形成贯穿顶部晶片和构图的粘结材料的过孔，以在晶片之间提供电互连。可以重复这个工艺，来将另外的晶片接合至顶部晶片的第二表面(上表面)。然后，可以将接合的晶片分割成单个半导体器件。提供了本
技术实现思路
来以简化的形式介绍了以下在具体实施方式部分中会进一步描述的概念的选择。本
技术实现思路
既不旨在确定所要求的主题的关键特征或者必要特征，也不旨在用于辅助确定所要求保护的主题的范围。附图说明参照附图描述具体实施方式部分。在说明书和附图中的不同实例中使用相同的附图标记可以表示相似或相同的项。图1是示出根据本公开内容的示例实施方式的晶片级半导体器件(例如，器件分割前)的图解部分截面图。图2是示出用于制造诸如图1中所示的器件等半导体器件的示例实施方式中的工艺的流程图。图3是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装的半导体器件的图解部分截面图，其中所示的顶部晶片接合至载体晶片。图4是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装的半导体器件的图解部分截面图，其中底部晶片的第一表面(上表面)上提供有构图的粘结材料。图5是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中所示的顶部晶片和底部晶片用构图的粘结材料接合在一起。图6是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中贯穿顶部晶片和构图的粘结材料直至设置在底部晶片的第一表面上的导电焊盘而形成过孔。图7是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中在过孔中沉积导电材料，以在设置在底部晶片上的导电层与设置在顶表面上的导电层之间提供互连。具体实施方式综述通常使用晶片上晶片(wafer-on-wafer)技术制造三维集成电路器件，其中电子部件(例如，电路)首先制造在两个或更多个半导体晶片上。然后，将半导体晶片对准、附接在一起并进行分割，以提供单个器件。穿衬底通孔(TSV)在附接之前形成在晶片中，或者在附接之后形成在晶片堆叠体中。然而，制造三维集成电路器件需要另外的制造步骤来使晶片结合在一起。这增加了器件的成本。而且，每个额外的制造步骤增加了引发缺陷的风险，因而可能降低器件的产量。因此，所描述的技术以可靠的、有生产价值的方式制造具有多个堆叠的管芯(衬底)的半导体器件。在一个或多个实施方式中，半导体器件至少包括通过粘结材料接合在一起的顶部管芯和底部管芯。所述顶部和底部管芯包括一个或多个在其中形成的集成电路。穿衬底通孔(TSV)贯穿所述顶部管芯和设置在所述管芯之间的所述粘结材料而形成。所述穿衬底通孔包括诸如铜等导电材料，以在所述集成电路之间提供电互连。预期可以在具有第一和第二管芯的堆叠配置中提供附加管芯(衬底)并将其接合至所述堆叠配置，从而提供具有三层或更多层的器件。通过使用诸如构图的电介质(例如，苯并环丁烯)等构图的粘结材料，将半导体晶片接合在一起来制造半导体器件。当晶片在接合工艺期间被按压在一起时，构图的粘结材料实现了粘结材料的横向扩展。例如，可以通过将粘结材料施加于底部晶片的第一表面(上表面)，将顶部晶片接合至底部晶片。然后，对粘结材料进行构图。然后，可以使用构图的粘结材料来将顶部晶片的第一表面(底表面)接合至底部晶片的第一表面(顶表面)。然后，可以形成贯穿顶部晶片和构图的粘结材料的穿衬底通孔，以在晶片之间提供电互连。可以重复这个工艺，以在顶部晶片的第二表面(顶表面)上接合另外的晶片。然后，可以将接合的晶片分割成单个半导体器件。在以下讨论中，首先描述示例半导体器件。然后描述可用于制造该示例半导体器件的示例性工序。示例实施方式图1示出了根据本公开内容的示例实施方式的半导体器件100。出于描述的目的，示出了在分割器件100之前的晶片级半导体器件100。如所示，半导体器件100包括形成为底部晶片102的部分的底部管芯(衬底)以及形成为顶部晶片104的部分的顶部管芯(衬底)。底部和顶部管芯包括一个或多个形成在晶片102、104中的集成电路(未示出)。如图1中所示，顶部晶片104还包括一个或多个对准标记106。对准标记106可以用于使顶部晶片104与载体晶片(以下描述)对准。底部晶片102具有第一表面(顶表面)108和第二表面110。顶部晶片104也具有第一表面(上表面)112和第二表面(底表面)114。集成电路形成(例如，制造)在底部晶片102的第一表面108和顶部晶片104的第一表面112附近。预期可以对晶片102、104的表面108和112平坦化或者可以不对其进行平坦化。晶片102、104包括基材，该基材用于通过诸如光刻、离子注入、沉积、蚀刻等各种制造技术来形成一个或多个集成电路器件。可以以各种方式配置晶片102、104。例如，晶片102、104可以包括n-型硅晶片或者p-型硅晶片。在一个实施方式中，晶片102、104可以包括配置为提供n-型电荷载流子元素的V族元素(例如磷、砷、锑等)。在另一实施方式中，晶片102、104可以包括配置为提供p-型电荷载流子元素的IIIA族元素(例如硼等)。可以以各种方式配置集成电路。例如，集成电路可以是数字集成电路、模拟集成电路、混合信号电路等。在一个或多个实施方式中，集成电路可以包括数字逻辑器件、模拟器件(例如，放大器等)、其组合等。如上所述，集成电路可以利用各种制造技术制造。例如，集成电路可以通过一种或多种半导体制造技术制造。例如，集成电路可以通过互补金属氧化物半导体(CMOS)技术、双极型半导体技术等制造。如图1中所示，器件100还包括晶片102、104的导电层116的一个或多个面阵(areaarray)。在实施方式中，导电层116可以包括一个或多个导电(例如，接触)焊盘、再分布结构等。在另一实施方式中，导电层116可以包括晶种金属和/或阻挡金属层，以便形成镀覆线路。导电层116的数量和配置可以根据集成本文档来自技高网...

【技术保护点】
一种半导体器件，包括：顶部衬底，具有第一表面和第二表面，所述顶部晶片包括设置在所述第二表面上的导电层；底部衬底，具有第一表面、设置在所述第一表面附近的集成电路和设置在所述第一表面中的导电焊盘，所述集成电路电耦合至所述导电焊盘；构图的粘结材料，设置在所述顶部衬底的所述第一表面与所述底部衬底的所述第一表面之间，所述构图的粘结材料配置为将所述底部衬底接合至所述顶部衬底；以及过孔，贯穿所述顶部衬底和所述构图的粘结材料而形成，所述过孔包括配置为将所述底部晶片的所述导电焊盘电耦合至所述顶部晶片的所述导电层的导电材料。

【技术特征摘要】
2011.08.09 US 13/205,6821.一种半导体器件，包括：顶部衬底，具有第一表面和第二表面，所述顶部衬底包括设置在所述第二表面上的导电层；底部衬底，具有第一表面、设置在所述第一表面附近的集成电路和设置在所述第一表面中的导电焊盘，所述集成电路电耦合至所述导电焊盘；构图的粘结材料，设置在所述顶部衬底的所述第一表面与所述底部衬底的所述第一表面之间，所述构图的粘结材料配置为将所述底部衬底接合至所述顶部衬底并且被构图为使得在按压所述顶部衬底的所述第一表面使其接触到所述构图的粘结材料时所述构图的粘结材料能够横向扩展；以及过孔，贯穿所述顶部衬底和所述构图的粘结材料而形成，所述过孔包括配置为将所述底部衬底的所述导电焊盘电耦合至所述顶部衬底的所述导电层的导电材料。2.根据权利要求1所述的半导体器件，其中，所述构图的粘结材料包括构图的电介质。3.根据权利要求2所述的半导体器件，其中，所述构图电介质包括苯并环丁烯(BCB)。4.根据权利要求1所述的半导体器件，其中，所述过孔还包括绝缘衬垫，所述绝缘衬垫配置为使所述顶部晶片和所述构图的粘结材料与设置在所述过孔中的所述导电材料电隔离。5.根据权利要求4所述的半导体器件，其中，所述绝缘衬垫延伸至少贯穿所述顶部晶片的厚度以及至少贯穿所述构图的粘结材料的厚度。6.根据权利要求5所述的半导体器件，其中，所述绝缘衬垫包括二氧化硅。7.根据权利要求6所述的半导体器件，其中，所述导电材料包括形成在所述绝缘衬垫上的铜晶种层。8.根据权利要求1所述的半导体器件，其中，所述导电材料包括铜。9.根据权利要求1所述的半导体器件，其中，所述导电材料从所述过孔延伸，以形成所述顶部衬底的所述第二表面附近的再分布结构。10.根据权利要求1所述的半导体器件，还包括电耦合至所述导电层的焊料凸块组件。11.一种工艺，包括：获取顶部晶片和底部晶片，第一和底部晶片均具有第一表面和第二表面，其中所述顶部晶片的所述第一表面包括导电焊盘，并且所述底部晶片的所述第二表面包括至少一个导电层；用粘结材料涂覆所述底部晶片的所述第一表面；对所述粘结材料进行构图；利用所述构图的粘结材料将所述顶部晶片的所述第一表面接合至所述底部晶片的所述第一表面，将所述构图的粘结材料构图为使得在按压所述顶部晶片的所述第一表面使其接触到所述构图的粘结材料时所述粘结材料能够横向扩展；以及形成贯穿所述顶部晶片和所述构图的粘结材料直...

【专利技术属性】
技术研发人员：A·V·萨莫伊洛夫，T·帕伦特，X·郢，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：