具有通孔的电感器制造技术

提供一种使用具有一个或多个通孔的电感器的器件及其制造方法。在实施例中，在一个或多个金属化层中形成电感器。在电感器的正下方设置一个或多个通孔。通孔可以延伸穿过插入衬底和电感器之间的一个或多个介电层。此外，通孔可以完全或部分延伸穿过衬底。本发明专利技术提供了具有通孔的电感器。

【技术实现步骤摘要】

本专利技术涉及电器件，具体而言，涉及使用具有通孔的电感器的器件及其形成方法。
技术介绍
电感器是一种用于储存磁场能量的无源器件并且可以用于许多集成电路，诸如射频(RF)电路。电感器具有可测量的电感(L)，其是由导体产生的磁场的量度。电感可以随着组成电感器的回线的数量、回线的尺寸、线径等等的改变而改变。通常期望电感器具有高电感值。但是，因为电感器自身的各种内在特征(诸如电阻和电容)以及可能对周围的半导体衬底和/或周围的电路产生不利影响的一些感应效应(诸如涡电流)，所以在集成电路上可能难以实现高电感值。电感器的电阻和电容元件可能对电感器的Q-因子(品质)和Fsk(自谐振频率)产生不利的影响。Q-因子是电感器效率的量度并且是在给定频率下电感与其电阻的比值。Q-因子值越高表明能量损耗率越低。电感器的Fsk是其自由振荡的固有频率。涡电流是由通电的电感器发出的磁性波形。当电感器暴露于不断变化的磁场时，通常在周围的导电材料中感应产生这些电流。涡电流是围绕电感器主体的电子的循环流。当施加于衬底中存在的固有的电阻和电容元件时，涡电流产生电磁力，该电磁力导致变热和功率损耗。这种功率损耗反过来可以对电感器的Q分量和Fsk分量产生不利影响。
技术实现思路
一方面，本专利技术提供了一种装置，所述装置包括:衬底；一个或多个介电层，位于所述衬底的上方；一个或多个通孔，延伸穿过所述一个或多个介电层中的一个或多个；以及电感器，位于所述一个或多个通孔的上方。在所述的装置中，所述一个或多个通孔延伸至所述衬底内。在所述的装置中，所述一个或多个通孔延伸穿过所述衬底。在所述的装置中，所述一个或多个通孔没有电连接至所述电感器。在所述的装置中，所述一个或多个通孔被设置在所述电感器的正下方。在所述的装置中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的览度。另一方面，本专利技术还提供了一种装置，所述装置包括:衬底，具有多个上覆的介电层；至少一个通孔，延伸至所述衬底内；以及电感器，形成在一个或多个所述介电层中，所述电感器的至少一部分位于所述至少一个通孔的正上方。在所述的装置中，所述至少一个通孔包含介电衬垫和导电填充材料。在所述的装置中，所述衬垫的厚度为约0.1iim至约1.5iim。在所述的装置中，所述至少一个通孔完全延伸穿过所述衬底。在所述的装置中，所述电感器和所述至少一个通孔被多个介电层中的一层分开。所述的装置，还包括没有位于所述电感器正下方的一个或多个通孔，所述没有位于所述电感器正下方的一个或多个通孔是电隔离的。在所述的装置中，所述至少一个通孔填充有介电材料。又一方面，本专利技术提供了一种形成电器件的方法，所述方法包括:提供衬底；在所述衬底上方形成一个或多个第一介电层；形成穿过所述一个或多个介电层中至少之一的一个或多个通孔；在所述通孔上方形成一个或多个第二介电层；以及在所述一个或多个第二介电层的一个或多个中形成电感器，所述电感器位于至少一些所述通孔的正上方。在所述的方法中，形成所述一个或多个通孔包括:穿过所述一个或多个第一介电层形成孔；沿着所述孔的表面形成介电衬垫；以及在所述介电衬垫上方形成导电材料。在所述的方法中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的览度。在所述的方法中，所述一个或多个通孔的直径大于所述电感器的迹线的宽度的两倍。在所述的方法中，形成所述一个或多个通孔包括形成延伸至所述衬底内的一个或多个通孔。所述的方法还包括减薄所述衬底的背面，从而使所述一个或多个通孔暴露出来。在所述的方法中，用介电材料填充所述通孔。附图说明为了更充分地理解本专利技术及其优点，现在将结合附图所进行的以下描述作为参考，其中:图1至图5B示出根据实施例的形成可以使用的器件的中间阶段；图6A和图6B示出可选实施例的剖视图；图7A至图7D示出根据实施例的可以使用的各种通孔尺寸；以及图8A和图8B示出使用诸如本文中所公开实施例的实施例可以实现的电特性。具体实施例方式在下面详细地论述本专利技术实施例的制造和使用。然而，应当理解，实施例提供了许多可以在各种具体环境中实现的可应用的专利技术概念。所论述的具体实施例仅仅是制造和使用本专利技术的示例性具体方式，而不是用于限制本专利技术的范围。提供一种用于提高基于电感器的电路的品质(Q)和自谐振频率(Fsk)的使用通孔(TV)的方法和装置。实施例(诸如在本文中所论述的实施例)可以通过使用TV降低集成电感元件的涡电流和衬底电容。在本专利技术的所有各个附图和示例性实施例中，相似的参考标号用于表不相似的兀件。图1示出衬底110，其具有一个或多个上覆的介电层112。该衬底110可以包括例如，掺杂的或未掺杂的体硅，或绝缘体上半导体(SOI)衬底的有源层。一般地，SOI衬底包括在绝缘层上形成的半导体材料(诸如硅)层。该绝缘层可以是例如埋氧(BOX)层或氧化硅层。在衬底上，通常在硅衬底或玻璃衬底上提供绝缘层。也可以使用其他衬底，诸如多层衬底或梯度衬底。应该注意到为了更好地示出实施例的部件，图1(以及其余各图)被简化了。例如，在实施例中，衬底110可以包括适合于特定用途的电路(未示出)。在实施例中，电路包括在衬底上形成的电器件以及随后在该电器件上方形成的一个或多个介电层。在介电层之间可以形成一个或多个金属层，以在电器件之间传送(route)电信号。电器件也可以形成在一个或多个介电层中。例如，电路可以包括互连起来以执行一个或多个功能的各种N-型金属氧化物半导体(NMOS)和/或P-型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等等。该功能可以包括存储器结构、处理结构、传感器、放大器、功率分布器、输入/输出电路等等。本领域普通技术人员将理解提供的以上实例仅仅用于说明的目的，用于进一步解释本专利技术的应用，并不是以任何方式限制本专利技术。可以针对给定用途视具体情况使用其他电路。一个或多个介电层112可以表示例如层间介电(ILD)层和/或一个或多个金属间介电(MD)层。在实施例中，一个或多个介电层112可以通过任何合适的方法(诸如旋转、化学汽相沉积(CVD)、以及等离子体增强CVD (PECVD))由低-K介电材料(诸如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其复合物、其组合等等)形成。应该注意到示出的一个或多个介电层112为单层仅仅是用于说明的目的。不同的实施例可以包括由相同或者不同的材料形成的多个层，并且可以包括中间金属化层(诸如可以是其中一个或多个介电层112包括一个或多个金属间介电层的情况)。此外，一个或多个介电层112可以包括一个或多个蚀刻停止层。图2A和图2B分别示出根据实施例的在形成了通孔128 (TV)之后的图1结构的剖视图和平面图，其中图2A是沿图2B所示的线2A-2A'得到的剖视图。如图2A中所示，TV延伸穿过一个或多个介电层112并且延伸至衬底110内。TV 128可以通过任何合适的方法形成。例如，可以通过例如一个或多个蚀刻工艺、铣削、激光技术等形成穿过一个或多个介电层112并延伸至衬底110内的开口。如图2A中的插图所示，开口可以衬有作为隔离层的衬垫120，诸如SiO、SiN, TEOS等。然后，可以用诸如铜、本文档来自技高网...

【技术保护点】
一种装置，包括：衬底；一个或多个介电层，位于所述衬底的上方；一个或多个通孔，延伸穿过所述一个或多个介电层中的一个或多个；以及电感器，位于所述一个或多个通孔的上方。

【技术特征摘要】
2011.12.19 US 13/330,1271.一种装置，包括: 衬底； 一个或多个介电层，位于所述衬底的上方； 一个或多个通孔，延伸穿过所述一个或多个介电层中的一个或多个；以及 电感器，位于所述一个或多个通孔的上方。2.根据权利要求1所述的装置，其中，所述一个或多个通孔延伸至所述衬底内。3.根据权利要求1所述的装置，其中，所述一个或多个通孔延伸穿过所述衬底。4.根据权利要求1所述的装置，其中，所述一个或多个通孔没有电连接至所述电感器。5.根据权利要求1所述的装置，其中，所述一个或多个通孔被设置在所述电感器的正下方。6.根据权利要求1所述的装置，其中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的宽度。7.一种装置，包...

【专利技术属性】
技术研发人员：颜孝璁，林佑霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：