具有翼结构的晶体管制造技术

一种半导体器件包括：有源区域，具有沟道区域和至少一个翼区域，该至少一个翼区域与位于栅极介电层下方的沟道区域相邻。至少一个翼区域可以为在沟道区域两侧的两个对称翼区域。

【技术实现步骤摘要】

本专利技术涉及半导体器件。更具体地来说，本专利技术涉及具有翼结构的中压和高压晶体管器件。
技术介绍
当对于中压和高压应用采用诸如金属氧化物半导体场效应晶体管(MOSFET)的薄栅氧化物器件时，采用多个工艺克服电气性能和集成的问题。通常利用轻掺杂阱注入，从而优化击穿电压。例如，薄栅氧化物横向双扩散金属氧化物半导体(LDMOS)晶体管可以利用若干轻阱掺杂浓度，从而提高击穿电压。然而，将轻掺杂浓度应用于薄栅LDMOS的阱的技术使用了若干光掩模并且增加了器件的制造成本。
技术实现思路
为解决上述问题，本专利技术提供了一种集成电路结构，具有形成在其中的晶体管，晶体管包括半导体衬底，具有通过隔离区域所限定的有源区域；栅极介电层，位于半导体衬底的有源区域的一部分上方；以及栅电极，位于栅极介电层上方；其中，位于栅极介电层下方的有源区域的一部分包括沟道区域和至少一个翼区域。其中，位于栅极介电层下方的有源区域的一部分包括两个翼区域，两个翼区域被设置在沟道区域的对边的两侧。其中，翼区域对称。其中，翼区域在周期期间远离电流移动角电场，在周期期间将从约2V至约400V范围内变动的电压施加给栅电极。其中，翼区域在本文档来自技高网...

【技术保护点】
一种集成电路结构，其中形成有晶体管，所述晶体管包括：半导体衬底，具有通过隔离区域限定的有源区域；栅极介电层，位于所述半导体衬底的所述有源区域的一部分上方；以及栅电极，位于所述栅极介电层上方；其中，位于所述栅极介电层下方的所述有源区域的所述一部分包括沟道区域和至少一个翼区域。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱振梁，陈斐筠，陈奕升，萧世匡，蔡俊琳，郑光茗，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：