高效晶体管结构制造技术

一种集成电路包括第一源极、第一漏极、第二源极、布置在第一源极和第一漏极之间的第一栅极、以及布置在第一漏极和第二源极之间的第二栅极。第一和第二栅极在漏极中限定了交替的第一和第二区域。第一和第二栅极在第一区域中比在第二区域中布置得更加疏远。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及晶体管结构，更具体地说，本专利技术涉及具有减小的 芯片面积的晶体管结构。
技术介绍
集成电路或芯片可以包括大量的互连晶体管。晶体管和其他电路元件 按照各种方式互连以提供期望的电路功能。将多个集成电路制造在单个晶 片上通常是最高效的。在处理之后，制造在晶片上的集成电路被分离然后 封装。在给定集成电路尺寸的情况下，晶片可以容纳固定数目的集成电 路。减小集成电路中的各个晶体管的尺寸可以有助于减小集成电路的整体 尺寸。这进而使得可以在每个晶片上制造更多的集成电路或芯片并且减少 集成电路的成本。现在参考图1和图2，示例性晶体管IO包括漏极12、栅极14、源极 16和体(body) 18或者衬底的抽头。例如，图1中的晶体管10是NMOS 晶体管。在某些情况下，体18连接到源极16，如图2所示。现在参考图3，体18包括p+区域并且可以包括接触抽头(contacttap) 30。源极16包括n+区域并且可以包括接触抽头32。漏极12包括n+区域并且可以包括接触抽头34。额外的晶体管可被制造在晶体管10的一侧或多侧上，如图3中的所示。现在参考图4，体18在相邻晶体管的源极16之间可被重复。体18占据宝贵的芯片面积并且增加晶体管和集成电路的尺寸。额外的晶体管可被布置在晶体管10的一侧或多侧上，如图4中的所示。
技术实现思路
一种集成电路包括第一源极、第一漏极、第二源极、布置在第一源极和第一漏极之间的第一栅极、以及布置在第一漏极和第二源极之间的第二栅极。第一和第二栅极在漏极中限定了交替的第一和第二区域。第一和第二栅极在第一区域中比在第二区域中布置得更加疏远。在其他特征中，阱衬底接触被布置在第一区域中。可替代地，R个阱衬底接触被布置在第一区域中，其中R是大于1的整数。R是大于3并且小于7的整数。集成电路包括多个晶体管。晶体管包括PMOS晶体管。R个阱衬底接触与R个晶体管中的相应晶体管相关联。在其他特征中，集成电路包括第二漏极以及布置在第二源极和第二漏极之间的第三栅极。第二和第三栅极限定了交替的第三和第四区域。第二和第三栅极在第三区域中比在第四区域中布置得更加疏远。在其他特征中，第一区域被布置为与第四区域相邻，并且第二区域被布置为与第三区域相邻。第一和第三区域包括R个阱衬底接触。一种用于提供集成电路的方法包括提供第一源极；提供第一漏极；提供第二源极；将第一栅极定位在第一源极和第一漏极之间；将第二栅极定位在第一漏极和第二源极之间；使用第一和第二栅极在漏极中限定交替的第一和第二区域；以及与在第二区域中相比较，在第一区域中将第一和第二栅极布置得更加疏远。在其他特征中，该方法包括将阱衬底接触定位在第一区域中。该方法包括将R个阱衬底接触定位在第一区域中，其中R是大于1的整数。R是大于3并且小于7的整数。集成电路包括多个晶体管。晶体管包括PMOS晶体管。该方法包括使R个阱衬底接触与R个晶体管中的相应晶体管相关联。在其他特征中，该方法包括提供第二漏极；在第二源极和第二漏极之间提供第三栅极；使用第二和第三栅极来限定交替的第三和第四区域；以及与在第四区域中相比，在第三区域中将第二和第三栅极布置得更加疏远。在其他特征中，该方法包括将第一区域布置为与第四区域相邻，并且将第二区域布置为与第三区域相邻。第一和第三区域包括R个阱衬底接触，其中R是大于1的整数。一种集成电路包括具有一般为矩形形状的第一漏极区。第一、第二、第三和第四源极区具有一般为矩形的形状并且被布置为与第一漏极区的侧边相邻。栅极区被布置在第一、第二、第三和第四源极区与第一漏极区之间。第一、第二、第三和第四衬底接触区被布置为与第一漏极区的拐角相邻。在其他特征中，第一、第二、第三和第四源极区具有大致等于漏极区长度的长度。第一、第二、第三和第四源极区具有小于第一漏极区宽度的宽度。第一、第二、第三和第四源极区的宽度大约是第一漏极区宽度的一半。在其他特征中，第二漏极区具有一般为矩形的形状并且具有与第一源极区相邻布置的一边。第五、第六和第七源极区具有一般为矩形的形状。第五、第六和第七源极区被布置为与第二漏极区的其他边相邻。在其他特征中，栅极区被布置在在第一、第五、第六和第七源极区与第二漏极区之间。第五和第六衬底接触区被布置为与第二漏极区的拐角相邻。集成电路包括横向扩散MOSFET晶体管。一种用于提供集成电路的方法包括提供具有一般为矩形形状的第一漏极区；将具有一般为矩形形状的第一、第二、第三和第四源极区布置为与第一漏极区的侧边相邻；在第一、第二、第三和第四源极区与第一漏极区之间布置栅极区；以及将第一、第二、第三和第四衬底接触区布置为与第一漏极区的拐角相邻。在其他特征中，第一、第二、第三和第四源极区具有大致等于漏极区长度的长度。第一、第二、第三和第四源极区具有小于第一漏极区宽度的宽度。第一、第二、第三和第四源极区的宽度大约是第一漏极区宽度的一半。在其他特征中，该方法将具有一般为矩形形状的第二漏极区的一边布置为与第一源极区相邻；以及将具有一般为矩形形状的第五、第六和第七源极区布置为与第二漏极区的其他边相邻。该方法包括在第一、第五、第六和第七源极区与第二漏极区之间布置栅极区。该方法包括将第五和第六衬底接触区布置为与第二漏极区的拐角相邻。集成电路包括横向扩散MOSFET晶体管。一种集成电路包括具有跨越水平中心线和垂直中心线中的至少一个的对称形状的第一漏极区。第一栅极区具有围绕第一漏极区的第一形状。第二漏极区具有对称形状。第二栅极区具有围绕第二漏极区的第一形状。连接栅极区将第一和第二栅极区相连接。第一源极区被布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。第二源极区被布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。在其他特征中，对称形状随着离对称形状的中心的距离增加而逐渐变细。第一和第二衬底接触被布置在第一和第二源极区中。集成电路包括横向扩散MOSFKT晶体管。在其他特征中，对称形状是圆形。对称形状是椭圆形。对称形状是多边形。对称形状是六边形。一种用于提供集成电路的方法包括提供具有跨越水平中心线和垂直中心线中的至少一个的对称形状的第一漏极区；提供具有围绕第一漏极区的第一形状的第一栅极区；提供具有对称形状的第二漏极区；提供具有围绕第二漏极区的第一形状的第二栅极区；将连接栅极区连接到第一和第二栅极区；将第一源极区布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻；以及将第二源极区布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。14在其他特征中，对称形状随着离所述对称形状的中心的距离增加而逐渐变细。在其他特征中，该方法包括在第一和第二源极区中布置第一和第二衬底接触。集成电路包括横向扩散MOSFET晶体管。在其他特征中，对称形状是圆形。对称形状是椭圆形。对称形状是多边形。对称形状是六边形。一种集成电路包括具有一般为矩形形状的第一和第二漏极区。第一、第二和第三源极区具有一般为矩形的形状，其中第一源极区被布置在第一和第二漏极区的第一边之间，并且第二和第三源极区被布置为与第一和第二漏极区的第二边相邻。第四源极区被布置为与第一和第二漏极区的第三边相邻。第五源极区被布置为与第一和第二漏极区的第四边相邻。栅极区被布置在第一、第二、第三、第四和第五源极区与第一和第二漏极区之间。第一和第二漏极本文档来自技高网...

【技术保护点】
一种集成电路，包括：　第一源极；　第一漏极；　第二源极；　布置在所述第一源极和所述第一漏极之间的第一栅极；以及　布置在所述第一漏极和所述第二源极之间的第二栅极，　其中，所述第一和第二栅极在所述漏极中限定了交替的第一和第二区域，其中所述第一和第二栅极在所述第一区域中比在所述第二区域中布置得更加疏远。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：塞哈特苏塔迪嘉，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：BB[巴巴多斯]