集成电路制造技术

本发明专利技术是有关于一种间距缩小的半导体元件，特别是关于一种间距缩小的集成电路。本发明专利技术所介绍的集成电路包括基板与位于基板上的多个线路。线路定义多个第一沟道与多个第二沟道。多个第一沟道延伸至基板一距离，此距离与多个第二沟道延伸至基板的距离不同。多个第一沟道中的一第一沟道分离相邻的线路对，并且每对线路对均包括第一线路与第二线路，其可定义在多个第二沟道中的相应第二沟道。

【技术实现步骤摘要】

本专利技术涉及一种间距缩小的半导体元件，特别是涉及一种间距缩小的 集成电路。
技术介绍
集成电路通常是应用于制造多种电子元件，如记忆芯片。 一般而言，希 望可以藉由减少集成电路的尺寸来增加单一构件的密度，以增强集成电路的性能。集成电路上的最小间距(minimum pitch)(相同类型的两个相邻结 构的相同点间的最小距离，如两个相邻的闸极导体)通常可作为电路密度的 代表性度量。一般来说，光刻设备的解析度限制了电路密度的增加程度。其中，光刻 设备所能产生的特征与间隔的最小尺寸与其解析度能力有关。光刻设备能产生的最小特征宽度与最小间隔宽度的总和也就是光刻设 备所能产生的最小间距。其中，最小特征宽度通常是大致等于最小间隔宽 度，因此，光刻设备能产生的最小间距大致等于其所能产生的最小特征宽度 的两倍。有一些方法试着去减少集成电路的间距，使得所述间距能够小于光刻 所能产生的最少间距，然而这些方法不容易控制且未能有一致化的结果。由于先前的方法有许多缺点，故此领域亟需一种能够将元件的间距缩 减到小于光刻工艺所能产生的间距的方法。由此可见，上述现有的集成电路及间距缩小的方法在结构与使用上，显 然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问 题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设 计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然 是相关业者急欲解决的问题。因此如何能创设一种新的间距缩小的集成电 路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的集成电路及间距缩小的方法存在的缺陷，本专利技术人 基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理 的运用，积极加以研究创新，以期创设一种新的间距缩小的集成电路，能够 改进一般现有的集成电路及间距缩小的方法，使其更具有实用性。经过不 断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值 的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的集成电路存在的缺陷，而提供一种新 型结构的集成电路，所要解决的技术问题是使其提供一种具有较'J、间距的 集成电路，以及一种缩小间距的方法，非常适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种集成电路，其包括 一基板；以及多对线路对，位于所述 的基板上，以定义多个第一沟道与多个第二沟道，所述多个第一沟道延伸至 所述基板一第一距离，所述多个第二沟道延伸至所述基板一第二距离，所述 第一距离不等于所述第二距离，其中相邻的线路对被所述多个第一沟道中 相对应的一第一沟道分离，以及每一对线路对包括一第一线路与一第二线 路，所述第一线路与所述第二线路定义所述多个第二沟道中相对应的一第 二沟道。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的集成电路，其中所述的多个第一沟道具有与所述多个第二沟道 不同的宽度。前述的集成电路，其中所述的多对线路对的每对多对线路对中的所述 第 一线路与所述第二线路形成包围相对应的所述第二沟道的 一封闭线路。前述的集成电路，其中所述的多对线路对的每对所述多对线路对中的 所述第一线路与所述第二线路具有次光刻(sublithographic)宽度。前述的集成电路，其中所述的多对线路对的每对所述多对线路对中的 所述第一线路与所述第二线路具有实质上相同的宽度。前述的集成电路，其中所述的多对线路对中的多个所述第一线路与多 个所述第二线路在所述多对线路对中的宽度变化小于20°/。。前述的集成电路，其中所述的多对线路对中的所述第一线路与第二线 路中的每一者皆具有小于60 nm的宽度。前述的集成电路，其中所述的多个第一沟道与第二沟道中的每一者皆 具有小于60nm的宽度。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本 专利技术提出的一种集成电路，其包括 一基板；以及多个封闭线路,位于所述 基板上，以定义多个沟道，其中相邻的封闭线路被所述多个沟道中相对应 的一第 一沟道分离，以及在所述多个封闭线路中的每个封闭线路皆包围在 所述多个沟道中相对应的一第二沟道。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路，其中所述的多个封闭线路的每个所述封闭线路具有 次光刻宽度。前述的集成电路，其中所述的多个封闭线路的每个所述封闭线路具有 实质上相同的宽度。前述的集成电路，其中所述的多个封闭线路中的每一封闭线路在多个 封闭线路中的宽度变化小于20%。前述的集成电路，其中所述的多个封闭线路的每个所述封闭线路具有小于60 nm的宽度。前述的集成电路，其中所述的多个封闭线路的每个所述沟道具有小于 60 nm的宽度。本专利技术的目的及解决其技术问题另外还采用以下技术方案来实现。依 据本专利技术提出的一种集成电路，其包括 一基板；以及多对线路对，所述多 对线路对之间具有小于260 nm的间距，并且位于所述基板上，以定义多个 第一沟道与多个第二沟道，其中相邻线路对被所述多个第一沟道中相对应 的一第一沟道分离，以及每对线路对包括一第一线路与一第二线路，其中 所述第一线路与所述第二线路定义所述多个第二沟道中相对应的一第二沟 道，每对线路对中的所述第 一线路与所述第二线路具有次光刻宽度。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的集成电路，其中所述的多对线路对具有小于140 nm的间距。前述的集成电路，其中所述的多对线路对的每对线路对的所述第 一线 路与所述第二线路形成包围所述相应第二沟道的 一封闭线路。前述的集成电路，其中所述的多对线路对的每对多对线路对中的所述 第 一线路与所述第二线路具有实质上相同的宽度。前述的集成电路，其中所述的多对线路对中的所述第 一线路与所述第 二线路在所述多个线路对中的宽度变化小于20%。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本专利技术的主要
技术实现思路
如下本专利技术提供了 一种具有较小间距的集成电路，以及一种缩小间距的方法。本专利技术所介绍的集成电路，包括基板与位于基板上的多个线路。线路定 义多个第一沟道与多个第二沟道。多个第一沟道可延伸至基板内一距离，所 述距离与第二沟道延伸至基板内的距离不同。相邻线路对可被多个沟道中 的第一沟道分离，并且每对线路对都包括第一线路与第二线路，其可定义 多个第二沟道中的相应第二沟道。本专利技术所介绍的集成电路，包括基板与位于基板上的多个封闭线路，以 定义多个沟道，其中相邻封闭线路被多个沟道中的第一沟道分离，并且多个 封闭线路中的每一个封闭线路都包围多个沟道中的第二沟道。本专利技术所介绍的集成电路，包括基板与间距小于260 nm并位于基板上的线路对，以定义多个第一沟道与多个第二沟道，其中相邻线路对被多个 沟道中的第一沟道分离。每对线路对包括第一线路与第二线路，其可定义 在多个第二沟道中的相应第二沟道，每对线路对中的第一线路与第二线路都具有次级光刻宽度。本专利技术集成电路具有明显的优点及有益效果。在现有习知的半导体光刻工艺中，要制造出光刻间距小于130nm的线路是困难的。本专利技术解决了 上述问题，可以制造出具有较小间距与次级光刻宽度的线路，以形成高密 度的元件。此外，在一实施例中，线路可以具有实质上相同本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于其包括：　一基板；以及　多对线路对，位于所述的基板上，以定义多个第一沟道与多个第二沟道，所述多个第一沟道延伸至所述基板一第一距离，所述多个第二沟道延伸至所述基板一第二距离，所述第一距离不等于所述第二距离， 其中相邻的线路对被所述多个第一沟道中相对应的一第一沟道分离，以及每一对线路对包括一第一线路与一第二线路，所述第一线路与所述第二线路定义所述多个第二沟道中相对应的一第二沟道。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪士平，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]