用于校准低功率电压模式发射机驱动器阻抗的系统及方法技术方案

本申请的实施例涉及用于校准低功率电压模式发射机驱动器阻抗的系统及方法。本文描述了一种用于发射来自集成芯片的数字信号的低功率发射机。发射机包括由多个驱动器片组成的电压模式发射机驱动器，其包括具有第一电阻器和第一晶体管的上单元以及具有第二电阻器、第二晶体管和第三晶体管的下单元。校准电路通过调节施加到上单元的副本的第一晶体管的第一栅极电压并调节施加到下单元的副本的第三晶体管的第二栅极电压，将副本电路驱动到期望的阻抗。校准的第一栅极电压被施加到多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管，并且校准的第二栅极电压被施加到多个驱动器片中的每个驱动器片的第三晶体管。

【技术实现步骤摘要】
用于校准低功率电压模式发射机驱动器阻抗的系统及方法相关申请的交叉引用本公开内容也是于2019年1月31日提交的共同转让和共同待决的美国申请16/264,411的部分继续申请，并且基于美国专利法第120条要求其权益。上述申请通过引用全文并入本文。
本公开涉及低功率发射机驱动器的配置，并且具体地，涉及用于在低功率电压模式发射机驱动器处校准不同单元的阻抗的配置。
技术介绍
电压模式发射机驱动器通常用于诸如服务器和路由器等设备的芯片到芯片的连接。电压模式发射机驱动器通常具有两个单元，具有晶体管和电阻器的上单元，以及具有晶体管和电阻器的下单元。连接上单元和下单元的接头形成电压模式发射机驱动器的输出端子。高速芯片到芯片互连标准经常要求下单元阻抗和上单元阻抗匹配所需的参考阻抗，以减少降低信号完整性的沿互连的反射。换句话说，电源(VS)和输出端子之间的上单元阻抗，以及输出端子和地之间的下单元阻抗需要等于某个参考阻抗值。然而，上单元或下单元中的晶体管通常由大尺寸的n型晶体管组成。晶体管的电阻通常由于不同的驱动电压电平而显著变化，并且由于诸如温度、湿度、振动等环境因素而可能相当不稳定。因此，上单元和下单元中的n型晶体管的变化的电阻通常会导致上单元阻抗和下单元阻抗之间的不匹配，尤其是在晶体管的不同的操作模式期间。这种不匹配通常会在电压模式发射机驱动器中引起过多的噪声，并在电压模式发射机驱动器的输出端子处产生不稳定甚至错误的输出。
技术实现思路
本文描述的实施例提供了一种用于发射来自集成芯片的数字信号的低功率发射机。发射机包括由多个驱动器片组成的电压模式发射机驱动器，其中每个驱动器片包括上单元和下单元。上单元包括第一电阻器和第一晶体管，其中上单元连接到电压源和电压模式发射机驱动器的输出端。下单元包括第二电阻器、第二晶体管和第三晶体管，其中下单元连接到电压模式发射机驱动器的输出端和地。发射机还包括副本电路，该副本电路包括上单元的副本和下单元的副本。发射机的校准电路被配置为通过将施加到上单元的副本的第一晶体管的第一栅极电压调整为等于校准的第一栅极电压并将施加到下单元的副本的第三晶体管的第二栅极电压调整为等于校准的第二栅极电压，来将副本电路驱动到期望的阻抗。偏置发生器将校准的第一栅极电压施加到多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管，并将校准的第二栅极电压施加到多个驱动器片中的每个驱动器片的第三晶体管。在一些实施例中，多个驱动器片中的每个驱动器片的上单元被配置为：响应于将校准的第一栅极电压施加到多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管以及将校准的第二栅极电压施加到多个驱动器片中的每个驱动器片的第三晶体管，生成与多个驱动器片中的每个驱动器片的对应的下单元的阻抗匹配的阻抗。在一些实施例中，响应于将校准的第一栅极电压施加到多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管以及将校准的第二栅极电压施加到多个驱动器片中的每个驱动器片的第三晶体管，多个驱动器片的上单元的总阻抗等于上单元的副本的阻抗。在一些实施例中，响应于将校准的第一栅极电压施加到多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管以及将校准的第二栅极电压施加到多个驱动器片中的每个驱动器片的第三晶体管，多个驱动器片的下单元的总阻抗等于下单元的副本的阻抗。在一些实施例中，上单元的副本还包括第一电阻器的副本和第一晶体管的副本，其中上单元的副本连接到电压源和电压模式发射机驱动器的输出端。下单元的副本还包括第二电阻器的副本、第二晶体管的副本和第三晶体管的副本，其中下单元的副本连接到电压模式发射机驱动器的输出端和地。在一些实施例中，校准电路还包括：第二下单元，其包括第四晶体管和第三电阻器；以及恒定电流源，被配置为将恒定电流馈入到第二下单元中，以产生输出电压；比较器，被配置为将由第二下单元产生的输出电压与第一参考电压和第二参考电压进行比较；以及校准逻辑控制，被配置为基于比较器的输出，通过经由偏置发生器调节第二栅极电压来调整第二下单元的阻抗以匹配第一预定阻抗。在一些实施例中，偏置发生器被配置为响应于校准逻辑控制从比较器接收到指示第二下单元的阻抗为低的高电平输出而降低第二栅极电压。在一些实施例中，偏置发生器被配置为响应于校准逻辑控制从比较器接收到指示第二下单元的阻抗为高的低电平输出而增加第二栅极电压。在一些实施例中，校准电路还被配置为(i)经由偏置发生器将第二栅极电压维持在第二下单元的阻抗与第一预定阻抗匹配处的电压处，(ii)经由偏置发生器，将第一栅极电压调节到上单元副本的阻抗与第二预定阻抗匹配处的电压，并且(iii)将第一栅极电压校准为上单元的副本的阻抗与第二预定阻抗匹配处的电压。在一些实施例中，校准电路还被配置为(i)经由偏置发生器维持校准的第一栅极电压；(ii)经由偏置发生器调节第二栅极电压，使得下单元的副本的阻抗与第二预定阻抗匹配，并且(iii)将第二栅极电压校准为下单元的副本的阻抗与第二预定阻抗匹配处的电压。在一些实施例中，偏置发生器被配置为将校准的第一栅极电压供应给多个驱动器片中的每个驱动器片的第一晶体管和第二晶体管，并且将校准的第二栅极电压供应给多个驱动器片中的每个驱动器片的第三晶体管。附图说明在结合附图考虑以下详细描述时，本公开的其他特征、其性质和各种优点将变得显而易见，其中，相同的附图标记始终指代相同的部分，并且：图1是图示根据本文所述的一些实施例的低功率电压模式发射机驱动器的框图，该低功率电压模式发射机驱动器使用施加有可调栅极电压的附加晶体管来校准上单元和下单元的阻抗；图2是图示根据本文所述的一个实施例的操作图1所示电路以校准电压模式发射机的阻抗的过程的逻辑流程图。图3是图示根据本文所述的一些实施例的电压模式发射机驱动器片和副本片的电路图，电压模式发射机驱动器片和副本片用于校准电压模式发射机驱动器中的阻抗；以及图4图示了根据本文一些实施例的校准电路的电路图，该校准电路用于将副本片201中的上单元和下单元的阻抗校准为期望的阻抗值；以及图5a-图5c是根据本文所述的一个实施例的逻辑流程图，图示了操作图4所示的用于校准副本片201中的阻抗的电路的过程500。图6是根据本文所述的一个实施例的低功率发射机的系统图。具体实施方式考虑到电压模式发射机驱动器中的阻抗不匹配的问题，本文描述了用于独立地校准低功率电压模式发射机驱动器中的上单元和下单元的各自阻抗的系统和方法。在一些实施例中，低功率电压模式发射机驱动器可用于诸如服务器和路由器的技术系统。这些系统需要高速、低功耗、面积效率高的芯片到芯片互连。图1是图示低功率电压模式发射机驱动器的电路图100，该低功率电压模式发射机驱动器使用施加有可调栅极电压的附加晶体管来校准上单元和下单元的阻抗，并且，图2是图示根据本文所述的一个实施例的操作图1所示的电路100以校准电压模式发射机的阻抗的过程的逻辑流程图。图1的电路图100图示了被建模为具有上单元102本文档来自技高网...

【技术保护点】
1.一种用于发射来自集成芯片的数字信号的低功率发射机，所述发射机包括：/n电压模式发射机驱动器，由多个驱动器片组成，其中每个驱动器片包括：/n上单元，包括第一电阻器和第一晶体管，其中所述上单元连接到电压源和所述电压模式发射机驱动器的输出端；以及/n下单元，包括第二电阻器、第二晶体管和第三晶体管，其中所述下单元连接到所述电压模式发射机驱动器的所述输出端和地；/n副本电路，包括所述上单元的副本和所述下单元的副本；以及/n校准电路，被配置为通过将施加到所述上单元的所述副本的所述第一晶体管的第一栅极电压调节为等于校准的第一栅极电压并将施加到所述下单元的所述副本的所述第三晶体管的第二栅极电压调节为等于校准的第二栅极电压来将所述副本电路驱动到期望的阻抗；/n偏置发生器，被配置为将所述校准的第一栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第一晶体管和所述第二晶体管，并将所述校准的第二栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第三晶体管。/n

【技术特征摘要】
20190131 US 16/264,411;20200131 US 16/778,6221.一种用于发射来自集成芯片的数字信号的低功率发射机，所述发射机包括：
电压模式发射机驱动器，由多个驱动器片组成，其中每个驱动器片包括：
上单元，包括第一电阻器和第一晶体管，其中所述上单元连接到电压源和所述电压模式发射机驱动器的输出端；以及
下单元，包括第二电阻器、第二晶体管和第三晶体管，其中所述下单元连接到所述电压模式发射机驱动器的所述输出端和地；
副本电路，包括所述上单元的副本和所述下单元的副本；以及
校准电路，被配置为通过将施加到所述上单元的所述副本的所述第一晶体管的第一栅极电压调节为等于校准的第一栅极电压并将施加到所述下单元的所述副本的所述第三晶体管的第二栅极电压调节为等于校准的第二栅极电压来将所述副本电路驱动到期望的阻抗；
偏置发生器，被配置为将所述校准的第一栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第一晶体管和所述第二晶体管，并将所述校准的第二栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第三晶体管。


2.根据权利要求1所述的低功率发射机，其中，响应于将所述校准的第一栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第一晶体管和所述第二晶体管，以及响应于将所述校准的第二栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第三晶体管，所述多个驱动器片中的每个驱动器片的所述上单元被配置为生成与所述多个驱动器片中的每个驱动器片的对应下单元的阻抗匹配的阻抗。


3.根据权利要求2所述的低功率发射机，其中，响应于将所述校准的第一栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第一晶体管和所述第二晶体管，以及响应于将所述校准的第二栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第三晶体管，所述多个驱动器片的所述上单元的总阻抗等于所述上单元的所述副本的所述阻抗。


4.根据权利要求2所述的低功率发射机，其中，响应于将所述校准的第一栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第一晶体管和所述第二晶体管，以及响应于将所述校准的第二栅极电压施加到所述多个驱动器片中的每个驱动器片的所述第三晶体管，所述多个驱动器片的所述下单元的总阻抗等于所述下单元的所述副本的所述阻抗。


5.根据权利要求1所述的低功率发射机，其中，所述上单元的所述副本还包括：
所述第一电阻器的副本和所述第一晶体管的副本，其中所述上单元的所述副本连接到所述电压源和所述电压模式发射机驱动器的所述输出端；
其中所述下单元的所述副本还包括：
所述第二电阻的副本、所述第二晶体管的副本和所述第三晶体管的副本，其中所述下单元的所述副本连接到所述电压模式发射机驱动器的所述输出端和所述地。


6.根据权利要求5所述的低功率发射机，其中所述校准电路还包括：
第二下单元，包括第四晶体管和第三电阻器；
恒定电流源，被配置为将恒定电流馈入所述第二下单元以产生输出电压；
比较器，被配置为将由所述第二下单元产生的所述输出电压与第一参考电压和第二参考电压进行比较；以及
校准逻辑控制，被配置为基于所述比较器的输出通过经由偏置发生器调整所述第二栅极电压，来调节所述第二下单元的阻抗以匹配第一预定阻抗。


7.根据权利要求6所述的低功率发射机，其中所述偏置发生器被配置为响应于所述校准逻辑控制从所述比较器接收到指示所述第二下单元的阻抗为低的高电平输出而降低所述第二栅极电压；以及
其中所述偏置发生器被配置为响应于所述校准逻辑控制从所述比较器接收到指示第二下单元的阻抗为高的低电平输出而增加所述第二栅极电压。


8.根据权利要求6所述的低功率发射机，其中所述校准电路还被配置为：
经由所述偏置发生器，将所述第二栅极电压维持在所述第二下单元的所述阻抗与所述第一预定阻抗匹配处的电压；
经由所述偏置发生器，将所述第一栅极电压调节为所述上单元的所述副本的阻抗与第二预定阻抗匹配处的电压；以及
将第一栅极电压校准为所述上单元的所述副本的所述阻抗与所述第二预定阻抗匹配处的电压。


9.根据权利要求8所述的低功率发射机，其中所述校准电路还被配置为：
经由所述偏置发生器，维持所述校准的第一栅极电压；
经由所述偏置...

【专利技术属性】
技术研发人员：郭飞，李义慧，薛红，马昕，王晖，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB