【技术实现步骤摘要】
本专利技术涉及一种，更具体地，涉及一种具有背栅隔离区的。
技术介绍
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。沟道掺杂是调节阈值电压的已知方法。然而，如果通过增加沟道区的杂质浓度来提高器件的阈值电压，则载流子的迁移率变小，引起器件性能变劣。并且，沟道区中高掺杂的离子可能与源区和漏区和沟道区邻接区域的离子中和，使得所述邻接区域的离子浓度降低，引起器件电阻增大。Yan 等人在"Scaling the Si MOSFET :From bulk to SOI to bulk" , IEEETrans. Elect. Dev....
【技术保护点】
一种半导体器件，所述半导体器件包括：SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的各自的背栅；以及浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；其中，所述相邻的MOSFET还包括位于所述背栅下方的所述半导体衬底中的公共背栅隔离区，所述公共背栅隔离区与所述相邻的MOSFET的背栅之间形成PNP结或NPN结。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱慧珑，梁擎擎，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。