具有增强的离子化和RF功率耦合的低电阻率钨PVD制造技术

本文所述实施例提供一种半导体器件以及形成该半导体器件的方法和设备。该半导体器件包括基板及栅电极叠层，该基板具有源极区与漏极区，并且该栅电极叠层位于基板上并且在源极区和漏极区之间。该栅电极叠层包括位于栅极介电层上的导电膜层、位于该导电膜层上的耐火金属氮化物膜层、位于该耐火金属氮化物膜层上的含硅膜层以及位于该含硅膜层上的钨膜层。在一个实施例中，该方法包括使基板置于处理腔室中，其中该基板包括源极区及漏极区、位于该源极区与漏极区之间的栅极介电层以及位于该栅极介电层上的导电膜层。该方法还包括在该导电膜层上沉积耐火金属氮化物膜层、在该耐火金属氮化物膜层上沉积含硅膜层以及在该含硅膜层上沉积钨膜层。

【技术实现步骤摘要】
【国外来华专利技术】具有增强的离子化和RF功率耦合的低电阻率钨PVD专利技术背景专利
本专利技术的实施例一般涉及形成集成电路的方法和设备。更特别地，本专利技术的实施 例涉及用于形成栅电极及相关层的方法和设备。相关技术的描述集成电路可包括超过一百万种以上的微电子器件，所述微电子器件例如是晶体管、电容器和电阻器。其中一种集成电路是场效应晶体管(例如，金属氧化物半导体场效应晶体管，(M0SFET或M0S))，场效应晶体管形成在基板(例如半导体基板)上并且在电路中合作执行各种功能。MOSFET晶体管包括栅极结构，该栅极结构设置在源极区与漏极区之间，而源极区与漏极区形成在该基板内。栅极结构通常包括栅电极与栅极介电层。栅电极设置在该栅极介电层上方，以控制位于栅极介电层下方且在源极区与漏极区之间形成的沟道区域内的载流子的流动。为提高晶体管的速度，栅极可以是由降低栅极的电阻率的材料所制成。栅极介电层可由介电材料或由具有介电常数大于4.0的高k介电材料所形成，该介电材料可例如是二氧化硅(SiO2)，高k介电材料可例如是SiON、SiN、氧化铪(HfO2)、硅酸铪(HfSiO2)、氮氧硅铪(HfSiON)、氧化锆(Zr本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：曹勇，唐先民，斯里尼瓦斯·甘迪科塔，伟·D·王，刘振东，凯文·莫雷斯，穆罕默德·M·拉希德，清·X·源，阿南塔克里希纳·朱普迪，
申请(专利权)人：应用材料公司，
类型：
国别省市：