沟槽式功率半导体元件及其制造方法技术

本发明专利技术涉及一种沟槽式功率半导体元件及其制造方法，该沟槽式功率半导体元件包括一底材、多个沟槽、多个第一重掺杂区、至少一本体区、至少一源极掺杂区、一接触窗、一第二重掺杂区与一金属图案层；这些沟槽位于底材内；各个第一重掺杂区分别形成于相对应的沟槽的下方，并且互相连接形成一导电通道；在各个第一重掺杂区与相对应的沟槽之间分别具有一轻掺杂区，以阻止第一重掺杂区向上扩张；本体区环绕沟槽，并与第一重掺杂区间隔一预设距离；源极掺杂区位于本体区上方；接触窗位于底材的边缘处；第二重掺杂区位于接触窗的下方，并电性连接导电通道；金属图案层填入接触窗以电性连接第二重掺杂区。本发明专利技术可以简化制造流程，降低制作成本。

【技术实现步骤摘要】

本专利技术涉及一种功率半导体元件及其制造方法，特别是涉及一种。
技术介绍
平面式功率半导体元件，例如功率金属氧化层半导体场效应晶体管(PowerMOSFET, Power Metal-Oxide-Semiconductor-Field-Effect Transistor),以下简称为功率金氧半场效晶体管，将栅极设置于基板表面，其电流信道沿着平行基材表面的走向流动，会占据基板的面积，而导致相邻单元(cell)之间隔距离无法任意缩减。相较之下，沟渠式功率半导体元件将栅极设置于沟槽内，使电流通道改为垂直走向，因而可以缩短单元间的间隔距离，提高积集度(integration)。 图I为一典型沟槽式功率金氧半场效晶体管的剖面示意图。如图中所示，此沟槽式功率金氧半场效晶体管具有一 N型重掺杂基板10、一 N型轻掺杂磊晶层12、多个栅极沟槽14、多个栅极结构16、多个P型本体区17、多个源极掺杂区18与一层间介电层19。其中，N型轻掺杂磊晶层12位于N型重掺杂基板10上，栅极沟槽14位于N型轻掺杂磊晶层12中。栅极结构16位于栅极沟槽14内。P型本体区17位于N型轻掺杂磊晶层12的上部分，并且环本文档来自技高网...

【技术保护点】
一种沟槽式功率半导体元件，其特征在于，包括：一底材；多个沟槽，位于该底材内，所述多个沟槽包括至少一个栅极沟槽；至少一个栅极多晶硅结构，位于该栅极沟槽内；一栅极介电层，包覆该栅极多晶硅结构的侧面与底面；多个第一重掺杂区，至少形成于部分所述多个沟槽的下方，该第一重掺杂区与相对应的该沟槽的底部间隔一定距离，并且，所述多个第一重掺杂区互相连接形成一导电通道；至少一本体区，环绕该栅极沟槽，并与该第一重掺杂区间隔一预设距离；至少一源极掺杂区，位于该本体区上方；一层间介电层，覆盖该栅极多晶硅结构，并定义出至少一源极接触窗以裸露该源极掺杂区；一漏极接触窗，位于该底材的边缘处；一第二重掺杂区，位于该漏极接触窗下...

【技术特征摘要】

【专利技术属性】
技术研发人员：张渊舜，蔡依芸，涂高维，
申请(专利权)人：帅群微电子股份有限公司，
类型：发明
国别省市：