本发明专利技术涉及一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于：提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。依照本发明专利技术的新型MOSFET器件及其制造方法，由于在提升源漏下方具有外延生长的超薄金属硅化物，使其直接与沟道区接触，避免出现侧墙与源漏之间的高阻区，且与单层或多层的金属硅化物材质的提升源漏共同进一步降低了源漏寄生电阻和接触电阻，大幅提高了器件性能。
【技术实现步骤摘要】
本专利技术涉及一种，特别地涉及一种具有在超薄外延硅化物上的多层金属硅化物提升源/漏(RSD)的新型金属氧化物半导体场效应晶体管(MOSFET)器件结构及其制造方法。
技术介绍
随着技术节点持续推进，以MOS晶体管栅极宽度或沟道长度为代表的集成电路特征尺寸持续缩减，使得沟道电阻随之降低，一定程度上提高了器件性能。然而沟道缩短之后带来了诸如短沟道效应等一系列问题，抑制了器件性能的进一步提升。为了克服短沟道效应，晶体管的源漏深度必须相应地或者以更大比例缩减，使得源漏节变得越来越浅，例如仅为长沟道器件源漏结深的70%，因此源漏寄生电阻急剧增大。当物理栅长度进入亚30nm区域时，源漏寄生电阻增大对器件性能的阻碍影响已经超过了沟道电阻降低带来的益处。因此，如何有效降低寄生源漏以提升器件性能成为了巨大的挑战。传统的解决方案中，提出对源漏尽可能高浓度地掺杂以降低寄生电阻。但是，由于固溶度极限以及短沟道效应控制要求突变掺杂界面，源漏掺杂变得越来越受限。为了解决这一问题，提出了一些方案。除了由本专利技术申请人所提出的例如为金属硅化物源漏MOSFET的新型器件结构之外，业界还使用通过选择性外延(SEG)制造的提升源漏来通过增厚结深以减小源漏薄膜电阻从而减小寄生源漏电阻。参见附图1，为这种提升源漏MOSFET的结构示意图。其中，被STI2包围的衬底I上沉积形成栅极介质3、栅极4，源漏低浓度注入形成源漏延伸区5A，然后栅极介质2和栅极3两侧形成侧墙6，源漏高浓度注入形成源漏重掺杂区5B，以侧墙6为掩模进行SEG，使得侧墙6两侧的源漏重掺杂区5B部分外延形成提升源漏(RSD)区5C。为了进一步减小电阻，可以在SEG之后在RSD区5C上形成金属硅化物7，构成源漏接触。尽管这种提升源漏上形成的金属硅化物源漏接触能一定程度上减小源漏寄生电阻，但是这种结构仍有相当大的进一步改进结构、提升性能的余地。特别是在图I椭圆线所示区域内，由于SEG受源漏材料晶向的影响，不同方向上外延生长速度不一致，使得RSD区5C和侧墙6之间存在空隙，进而该空隙无法被金属硅化物7完全填充，故图I所示区域构成高阻区，存在于沟道区至RSD 5C上金属硅化物7之间，使得源漏寄生电阻仍然较大。此夕卜，由于RSD仅为硅材料制作，虽然可以通过厚度增加而减小部分电阻，但是由于硅材料本身电阻率以及器件尺寸特别是封装高度的限制，RSD自身的电阻无法大规模缩减，源漏串联电阻以及寄生电阻仍然比较大。因此，单纯的超浅硅源漏与硅RSD的简单叠加无法有效地进一步降低源漏电阻。总而言之，当前的提升源漏MOSFET无法进一步有效降低源漏电阻，亟需一种改进的新型器件结构及其制造方法。
技术实现思路
本专利技术提供了一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。其中，源漏区包括源漏延伸区和重掺杂源漏区。 其中，外延生长的超薄金属硅化物与侧墙下方的沟道区接触。其中，外延生长的超薄金属硅化物包括NiSi2_y(0 ^ y < I)、NihPtySi2_y(0 < x<1,0 ^ y < l)、CoSi2_y(0 ^ y < I)或 N“_xCoySi2_y (0 < x < 1，0 彡 y < I)。其中，衬底为Si、SOI、SiGe 或 SiC。其中，构成提升源漏的金属硅化物包括NiSi2_y(0 ^ y < I) > Ni^Pt.Si^(O < x<l,0^y< l)、CoSi2_y(0<y < I)、N“_xCoySi2_y (0 < x < 1，0 彡 y < I) ,Ni (Si1^zGez) 2_y (0<z<l，0 彡 y<l)、N“_xPty (S“_zGez) 2_y (0 < z < I，0 < x < I，0 彡 y < I)、Co (Si1^zGez) 2_y (0<z<l，0 彡 y<l)、NihCoy (SihGez) 2_y (0 < z < I，0 < x < I，0 彡 y < I)、Ni (Si1^zCz) 2_y (0<z< 1，0彡 y< l)、NihPty(SihCz)2_y(0<z< l，0<x< 1，0彡 y< l)、Co(S“_zCz)2_y(0<z < 1,0 ^ y < I)或 N“_xCoy (S“_ZCZ) 2_y(0 < z < 1，0 < x < 1，0 彡 y < I)。其中，栅极堆叠结构包括栅极介质和栅极，栅极介质包括氧化硅、氮氧化硅或高k材料，栅极包括掺杂多晶硅、金属、金属合金或金属氮化物，提升源漏时对其进行原位η型或P型掺杂。其中，提升源漏为单层或者多层。其中分别构成多层的提升源漏的金属硅化物材质相同或不同。本专利技术还提供了一种半导体器件制造方法，包括步骤Α、在衬底上形成栅极堆叠结构以及侧墙；步骤B、在衬底中形成源漏区，源漏区之间构成沟道区；步骤C、在源漏区中形成外延生长的超薄金属硅化物；步骤D、在侧墙两侧提升源漏；步骤Ε、在提升的源漏上形成金属薄层；步骤F、退火并剥除未反应金属薄层，形成金属硅化物的提升源漏。其中，依次以栅极堆叠结构和侧墙为掩模，两次注入形成源漏延伸区和重掺杂源漏区构成的源漏区。其中，在源漏区上淀积第一金属层，退火使得第一金属层与源漏区中的硅反应并剥除未反应的第一金属层，形成外延生长的超薄金属硅化物并与侧墙下方的沟道区接触。其中，第一金属层包括Ni、Co、Pt及其合金,厚度为I至5nm,所形成的外延生长的超薄金属硅化物包括 NiSi2_y(0 ^ y < I)、NihPtySih (O < X < 1,0 ^ y < l)、CoSi2_y(0 ^ y < I)或 NihCoySi2_y (0<x<l，0Sy<l)。其中，步骤D中采用MBE、CVD或ALD形成提升源漏，并对其进行η型或ρ型原位掺杂。其中，步骤D中的提升源漏包括Si、SihGex或SipxCx(O < X < I)，厚度小于等于10nm。其中，步骤E中的金属层包括Ni、Co、Pt及其合金，厚度为I至30nm。其中，步骤F中形成的金属硅化物对于Si的提升源漏包括NiSi2_y(0 < I)、NihPtySi2_y(0 < x < I,O ^ y < I)、CoSi2_y(0 ^ y < I), Ni^Co^i^ (Ο < x < 1,0 ^ y < 1)，对于 SiGe 的提升源漏包括 NUSihGezDO < z < 1,0 ^ y < I), Ni1^xPty(Si1^zGez)2_y(O < z < 1,0 < x<I本文档来自技高网...
【技术保护点】
一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于：提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。
【技术特征摘要】
【专利技术属性】
技术研发人员：罗军，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。