一种半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构，包括，半导体基体，所述半导体基体位于绝缘层上，且所述绝缘层位于半导体衬底上；源漏区，其接于所述半导体基体的两个相对的第一侧面；栅极，其位于所述半导体基体的两个相对的第二侧面上；绝缘塞，位于所述绝缘层上并嵌于所述半导体基体中；外延层，夹与所述绝缘塞和所述半导体基体之间，对于NMOS器件，所述外延层为SiC；对于PMOS器件，所述外延层为SiGe。本发明专利技术还提供一种半导体结构的形成方法。通过形成应变外延层，调节沟道区应力，提高载流子迁移率，增强半导体器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
随着MOSFET (金属氧化物场效应晶体管)沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响性能的主导因素，这种现象统称为短沟道效应。短沟道效应导致器件的电学性能恶化，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。目前，业界的主导思路是改进传统的平面型器件技术，想办法减小沟道区的厚度，消除沟道中耗尽层底部的中性层，让沟道中的耗尽层能够填满整个沟道区-这便是所谓的 全耗尽型(Fully Depleted FD)器件,而传统的平面型器件则属于部分耗尽型(PartiallyDepleted PD)器件。不过，要制造出全耗尽型器件，要求沟道处的硅层厚度极薄。传统的制造工艺，特别是传统基于体硅的制造工艺很难造出符合要求的结构或造价昂贵，即便对新兴的SOI (绝缘体上硅)工艺而言，沟道硅层的厚度也很难控制在较薄的水平。围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构，即，转向全耗尽型双栅或三栅技术。立体型器件结构(有的材料中也称为垂直型器件)指的是器件的源漏区和栅极的横截面并不本文档来自技高网...

【技术保护点】
一种半导体结构，包括，半导体基体，所述半导体基体位于绝缘层上，所述绝缘层位于半导体衬底上；源漏区，所述源漏区接于所述半导体基体的相对的第一侧面；栅极，所述栅极位于所述半导体基体的相对的第二侧面上；绝缘塞，所述绝缘塞位于所述绝缘层上并嵌于所述半导体基体中；外延层，所述外延层夹在所述绝缘塞和所述半导体基体之间，对于NMOS器件，所述外延层为SiC；对于PMOS器件，所述外延层为SiGe。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：