制造非易失浮栅存储单元的方法和由此制造的存储单元技术

本发明专利技术涉及制造非易失浮栅存储单元的方法和由此制造的存储单元。一种非易失存储单元具有带有顶表面的、第一导电型的单晶基板。第二导电型的第一区域在该基板中是沿着该顶表面的。第二导电型的第二区域在该基板中是沿着该顶表面的，与第一区域隔开。沟道区域是第一区域和第二区域。字线栅紧邻第一区域地位于沟道区域的第一部分之上。字线栅被第一绝缘层从沟道区域隔开。浮栅位于沟道区域的另一部分之上。耦合栅位于浮栅的上表面之上并且被第三绝缘层从那里绝缘。擦除栅邻近于浮栅的第二侧壁定位。擦除栅位于第二区域之上并且被从那里绝缘。

【技术实现步骤摘要】

本专利技术涉及一种制造非易失存储单元的自对准方法，该非易失存储单元具有浮栅和分离擦除栅，并且更加具体地其中该浮栅具有增强的边缘以促进擦除操作。
技术介绍
具有用于在其上存储电荷的浮栅的非易失存储单元在本
中是众所周知的。参考图I，其中示出现有技术的非易失存储单元10的截面视图。存储单元10包括具有第一导电型诸如P型的单晶基板12。具有第二导电型诸如N型的第一区域14在基板12的表面处或者靠近此处。也具有第二导电型的第二区域16与第一区域14隔开。沟道区域18在第一区域14和第二区域16之间。由多晶硅制成的字线20位于沟道区域18的第一·部分之上。字线20被氧化硅(二氧化硅)层22从沟道区域18隔开。浮栅24紧邻并且与字线20隔开，浮栅24也由多晶硅制成，并且位于沟道区域18的另一部分之上。浮栅24被通常也是氧化硅(二氧化硅)的另一绝缘层30从沟道区域18分离。也由多晶硅制成的耦合栅26位于浮栅24之上并且被另一绝缘层32从那里绝缘。也由多晶硅制成的擦除栅28在浮栅24的另一侧上，并且被从那里隔开。擦除栅28位于第二区域16之上并且被从那里绝缘。擦除栅28也紧邻耦合栅26但是与本文档来自技高网...

【技术保护点】
一种非易失存储单元，包括：具有顶表面的、第一导电型的单晶基板；沿着所述顶表面在所述基板中的、第二导电型的第一区域；与所述第一区域隔开的、沿着所述顶表面在所述基板中的、第二导电型的第二区域；在所述第一区域和所述第二区域之间的沟道区域；紧邻所述第一区域位于所述沟道区域的第一部分之上的字线栅，所述字线栅被第一绝缘层从所述沟道区域隔开；位于所述沟道区域的另一部分之上的浮栅，所述浮栅具有被第二绝缘层从所述沟道区域分离的下表面，和与所述下表面相对的上表面；所述浮栅具有邻近于所述字线栅但与所述字线栅分离的第一侧壁；和与所述第一侧壁相对的第二侧壁，其中所述第二侧壁和所述上表面形成锐利边缘，所述第二侧壁的长度比...

【技术特征摘要】

【专利技术属性】
技术研发人员：王春明，乔保卫，张祖发，章仪，王序伦，吕文瑞，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：