本发明专利技术公开了一种SONOS器件，其存储单元由一个SONOS存储晶体管和一个寄生的选择晶体管构成。由于两个晶体管的多晶硅栅极共用，可以视作为单晶体管结构。与现有的SONOS器件的存储单元相比，由于减少存储管与选择管所共用的源漏注入区，因而具有更小的面积。而由多晶硅栅极和隔离结构所形成寄生选择晶体管，不但能承受足够高的耐压，还可以获得更加快速、更高可靠性的器件性能。
【技术实现步骤摘要】
本专利技术涉及一种非易失性存储器(NVM,non volatile memory),特别是涉及一种SONOS (Si Iicon-Oxide-Nitride-Oxide-Si I icon,娃-氧化物-氮化物-氧化娃-娃，又称娃氧化氮氧化硅)器件。·
技术介绍
请参阅图I，现有的SONOS器件的存储单元通常由一个SONOS存储晶体管(简称为存储管)Ia和一个高压选择晶体管(简称为选择管)Ib组成。其中存储管Ia用来存储数据，选择管Ib用来完成数据地址的选择。两个晶体管都在同一个P阱10内。P阱10的左边区域中具有η型轻掺杂区11，在η型轻掺杂区11之上为0勵((^丨(^-祖丨1^(^-(^丨(^，氧化硅-氮化硅-氧化硅)层12。ONO层12具体包括位于下方的氧化硅121、位于中间的氮化硅122和位于上方的氧化硅123。ONO层12之上为多晶硅栅极141、其上方的氮化硅15a。在ONO层12、多晶硅栅极141和氮化硅15a的两侧具有氮化硅侧墙15。氮化硅侧墙15两侧下方的P阱10中具有η型轻掺杂漏注入区16。ρ阱10中且在η型轻掺杂漏注入区16外侧具有η型源漏注入区17a、17b。多晶硅栅极141、两个源漏注入区17a、17b分别作为存储管Ia的栅极和源漏端。ρ阱10的右边区域之上具有栅氧化层13。栅氧化层13之上为多晶硅栅极142、其上方的氮化娃15b。在栅氧化层13、多晶娃栅极142和氮化娃15b的两侧具有氮化娃侧墙15。氮化硅侧墙15两侧下方的ρ阱10中具有η型轻掺杂漏注入区16。ρ阱10中且在η型轻掺杂漏注入区16外侧具有η型源漏注入区17b、17c。多晶硅栅极142、两个源漏注入区17b、17c作为选择管Ib的栅极和源漏端。存储管Ia和选择管Ib为串联结构，共用一个源漏注入区17b，且通过该源漏注入区17b完成电气特性互联。将图I所示SONOS的存储单元各部分结构掺杂类型相反，也是可行的。请参阅图2，现有的SONOS器件的存储单元中，存储管Ia的栅极141作为电气特性中的SONOS字线(WLS)，存储管Ia单独使用的源漏注入区17a作为电气特性中的位线(BL)，选择管Ib单独使用的源漏注入区17c作为电气特性中的源线(SRC)，选择管Ib的栅极142作为电气特性中的字线(WL)。请参阅图3，现有的SONOS器件的存储单元在组成存储阵列时，阵列的行(第N行)定义为并联的位线(BL)和并联的源线(SRC)，即该行的所有存储管Ia单独使用的源漏注入区17a并联且该行的所有选择管Ib单独使用的源漏注入区17c并联；阵列的列(第N列)定义为并联的字线(WL)和并联的SONOS字线(WLS)，即该列的所有存储管Ia的栅极141并联且该列的所有选择管Ib的栅极142并联。现有的SONOS器件在使用时，存储管Ia的数据写入和数据擦除操作需要在存储管栅极141和存储管源漏注入区17a之间偏置很高的电压以得到足够的电场产生隧穿效应，从而产生电子或者空穴在存储管Ia的沟道和氮化物存储介质122之间跃迁，实现数据的改变。而这带来了如下问题其一、存储管Ia的数据写入和数据擦除操作电压很高，选择管Ib必须要能够承受P阱10与选择管栅极142之间的高压。换而言之，选择管Ib极大地限制了存储管Ia可承受的操作电压，进而限制存储管Ia的写入、擦除操作和数据保持窗口。其二，为了使选择管Ib不至于因为该操作电压而损坏，需要将位线(WL，通常偏置高电压)接入到存储管源漏注入区17a，而将源线(SRC)接入到选择管源漏注入区17c ;源线(SRC)端在数据写入或擦除操作时应该保持电势浮空以防止高压击穿。其三，存储管Ia的数据读取，当需要读取位于第N行和第N列的存储单元数据时，需要在第N行的字线和第N列的位线偏置开启电压；其四，每个存储单元中，存储管Ia都和选择管Ib共用一个源漏注入区17b，其主要 起电气连接作用，比较耗费存储单元的面积。
技术实现思路
本专利技术所要解决的技术问题是提供一种SONOS器件，该器件可以承受足够高的电压,还具有较小的面积。为解决上述技术问题，本专利技术SONOS器件的存储单元的结构是硅衬底中具有P阱和η阱，在ρ阱和η阱的分界处具有隔离结构；所述隔离结构为场氧隔离工艺或浅槽隔离工艺制造的沟槽状二氧化硅；在P阱中具有η型轻掺杂区，η型轻掺杂区紧邻隔离结构在ρ阱中的一侧；在η阱中具有η型重掺杂区，η型重掺杂区紧邻隔离结构在η阱中的一侧；在η型轻掺杂区和隔离结构之上为ONO层；0Ν0层之上为多晶硅栅极、其两侧的氮化硅侧墙、其上方的氮化硅；所述ONO层和多晶硅栅极都延伸到了隔离结构的上方；一侧的氮化硅侧墙在隔离结构的上方；另一侧的氮化硅侧墙在η型轻掺杂区的上方，该氮化硅侧墙在外侧下方的P阱中具有η型源漏注入区。本专利技术SONOS器件具有更小的面积，能承受足够高的耐压，还可以获得更加快速、更高可靠性的器件性能。附图说明图I是现有的SONOS器件的存储单元的结构示意图；图2是现有的SONOS器件的存储单元的电气连接示意图；图3是现有的SONOS器件的存储单元在组成存储阵列时的电气连接示意图；图4是本专利技术SONOS器件的存储单元的结构示意图；图5是本专利技术SONOS器件的存储单元的电气连接示意图；图6是本专利技术SONOS器件的存储单元在组成存储阵列时的电气连接示意图。图中附图标记说明Ia为SONOS存储晶体管；Ib为高压选择晶体管；10为ρ阱；11为η型轻掺杂区；12为ONO层；121为氧化硅；122为氮化硅；123为氧化硅；13为栅氧化层；14为多晶硅栅极；141为SONOS存储晶体管的多晶硅栅极；142为高压选择晶体管的多晶硅栅极；15为氮化硅侧墙；15a为SONOS存储晶体管的氮化硅掩膜层；15b为高压选择晶体管的氮化硅掩膜层；16为η型轻掺杂漏注入区；17a为SONOS存储晶体管单独使用的源漏注入区；17b为SONOS存储晶体管和高压选择晶体管共用的源漏注入区；17c为高压选择晶体管单独使用的源漏注入区；20为η阱；21为隔离结构；22为寄生选择晶体管单独使用的源漏注入区。具体实施例方式请参阅图4，本专利技术SONOS器件的存储单元的结构是硅衬底中具有ρ阱10和η阱20，在ρ阱10和η阱20的分界处具有隔离结构21，换而言之隔离结构21跨越ρ阱10和η阱20。隔离结构21例如为场氧隔离(LOCOS)或浅槽隔离(STI)工艺制造，先刻蚀一道沟槽，再在该沟槽中填充二氧化硅形成。在P阱10中具有η型轻掺杂区11，η型轻掺杂区11紧邻隔离结构21在ρ阱10中的一侧。在η阱20中具有η型重掺杂区22，η型重掺杂区22紧邻隔离结构21在η阱20中的一侧。在η型轻掺杂区11和隔离结构21之上为0勵((^丨(^-祖丨1^(^-(^丨(^，氧化硅-氮化硅-氧化硅)层12。ONO层12具体包括位于下方的氧化硅121、位于中间的氮化硅122和位于上方的氧化硅123。ONO层12之上为多晶硅栅极14、其上方的氮化硅15a。在ONO层12、多晶硅栅极14和氮化硅15a的两侧具有氮化 硅侧墙15。显然ONO层12、多晶硅栅极14都延伸到了隔离结构21的上方。一侧的氮化硅侧墙15在隔离结构21的上方。另一侧的氮化硅侧墙15在η型轻掺杂区11的上方，该侧本文档来自技高网...
【技术保护点】
一种SONOS器件，其特征是，该SONOS器件的存储单元的结构是：硅衬底中具有p阱和n阱，在p阱和n阱的分界处具有隔离结构；所述隔离结构为场氧隔离工艺或浅槽隔离工艺制造的沟槽状二氧化硅；在p阱中具有n型轻掺杂区，n型轻掺杂区紧邻隔离结构在p阱中的一侧；在n阱中具有n型重掺杂区，n型重掺杂区紧邻隔离结构在n阱中的一侧；在n型轻掺杂区和隔离结构之上为ONO层；ONO层之上为多晶硅栅极、其上方的氮化硅；在所述ONO层、多晶硅栅极及其上方的氮化硅两侧具有氮化硅侧墙；所述ONO层和多晶硅栅极都延伸到了隔离结构的上方；一侧的氮化硅侧墙在隔离结构的上方；另一侧的氮化硅侧墙在n型轻掺杂区的上方，该侧的氮化硅侧墙在外侧下方的p阱中具有n型源漏注入区。
【技术特征摘要】
1.一种SONOS器件，其特征是，该SONOS器件的存储单元的结构是硅衬底中具有P阱和η阱，在P阱和η阱的分界处具有隔离结构；所述隔离结构为场氧隔离工艺或浅槽隔离工艺制造的沟槽状二氧化硅； 在P阱中具有η型轻掺杂区，η型轻掺杂区紧邻隔离结构在P阱中的一侧；在11阱中具有η型重掺杂区，η型重掺杂区紧邻隔离结构在η阱中的一侧； 在η型轻掺杂区和隔离结构之上为ONO层；0Ν0层之上为多晶硅栅极、其上方的氮化娃；在所述ONO层、多晶娃棚极及其上方的氣化娃两侧具有氣化娃侧墙；所述ONO层和多晶硅栅极都延伸到了隔离结构的上方； 一侧的氮化硅侧墙在隔离结构的上方； 另一侧的氮化硅侧墙在η型轻掺杂区的上方，该侧的氮化硅侧墙在外侧下方的P阱中具有η型源漏注入区。2.根据权利要求I所述的SONOS器件，其特征是，所述SONOS器件的存储单元中，多晶硅栅极、ONO层、η型轻掺杂区、η型源漏注入区、P阱一起构成了一个SO...
【专利技术属性】
技术研发人员：梅绍宁，陈广龙，陈昊瑜，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。