与CMOS逻辑工艺兼容的非挥发性记忆体制造技术

本实用新型专利技术涉及一种与CMOS逻辑工艺兼容的非挥发性记忆体，其包括半导体基板，所述半导体基板内的上部设有若干用于存储的记忆体细胞；所述半导体基板内的上部设有若干隔离沟槽，所述隔离沟槽内设置有隔离介质以形成领域介质区域；记忆体细胞内的晶体管与电容通过领域介质区域相互隔离；半导体基板的第一主面上淀积有栅介质层，所述栅介质层覆盖隔离沟槽的槽口并覆盖半导体基板的第一主面；隔离沟槽的顶角正上方设有P+浮栅电极，所述P+浮栅电极位于栅介质层上，并与隔离沟槽的顶角相对应分布。本实用新型专利技术能与CMOS逻辑工艺兼容，提高数据保留时间，提高非挥发性记忆体的使用可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种非挥发性记忆体，尤其是一种与CMOS逻辑工艺兼容的非挥发性记忆体，具体地说是一种能提高数据保留时间的非挥发性记忆体及其制备方法，属于集成电路的

技术介绍
对于片上系统(SoC)应用，它是把许多功能块集成到一个集成电路中。最常用的片上系统包括一个微处理器或微控制器、静态随机存取存储器(SRAM)模块、非挥发性记忆体以及各种特殊功能的逻辑块。然而，传统的非挥发性记忆体中的进程，这通常使用叠栅或分裂栅存储单元，与传统的逻辑工艺不兼容。非挥发性记忆体(NVM)工艺和传统的逻辑工艺是不一样的。非挥发性记忆体 (NVM)工艺和传统的逻辑工艺合在一起的话，将使工艺变成一个更为复杂和昂贵的组合；由于SoC应用的非挥发记忆体典型的用法是在关系到整体的芯片尺寸小，因此这种做法是不可取的。同时，由于现有非挥发性记忆体的工作原理使得写入数据容易丢失，影响使用的可靠性。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种与CMOS逻辑工艺兼容的非挥发性记忆体，其结构紧凑，能与CMOS逻辑工艺兼容，提高数据保留时间，降低使用成本，提高非挥发性记忆体的使用可靠性。按照本技术提供的本文档来自技高网...

【技术保护点】
一种与CMOS逻辑工艺兼容的非挥发性记忆体，包括半导体基板，所述半导体基板内的上部设有若干用于存储的记忆体细胞（100）；其特征是：所述半导体基板内的上部设有若干隔离沟槽（10），所述隔离沟槽（10）内设置有隔离介质以形成领域介质区域（14）；记忆体细胞（100）内的晶体管与电容通过领域介质区域（14）相互隔离；半导体基板的第一主面（32）上淀积有栅介质层（15），所述栅介质层（15）覆盖隔离沟槽（10）的槽口并覆盖半导体基板的第一主面（32）；隔离沟槽（10）的顶角（30）正上方设有P+浮栅电极（20），所述P+浮栅电极（20）位于栅介质层（15）上，并与隔离沟槽（10）的顶角（30）相对应...

【技术特征摘要】

【专利技术属性】
技术研发人员：方英娇，方明，
申请(专利权)人：无锡来燕微电子有限公司，
类型：实用新型
国别省市：