分栅式闪存及其形成方法技术

一种分栅式闪存，包括：半导体衬底，位于所述半导体衬底表面的字线，位于所述字线两侧的两个分立的存储位单元，所述两个存储位单元与字线之间具有隧穿氧化层；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层、位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅和覆盖所述浮栅、控制栅的侧墙结构；所述浮栅包括第一浮栅和第二浮栅，所述第一浮栅与字线的间距大于所述第二浮栅与字线的间距。由于第一浮栅与字线的间距比现有技术的大，使得所述浮栅和字线之间的耦合电容比现有技术的小，使得字线和浮栅之间的耦合电容尽可能的小，从而改进了闪存的擦除和读写的效率。

【技术实现步骤摘要】
分栅式闪存及其形成方法
本专利技术涉及半导体技术，特别涉及一种分栅式闪存及其形成方法。
技术介绍
在现有技术中，闪存（Flash）存储器已经成为非易失性半导体存储技术的主流，在各种各样的闪存器件中，基本分为两种类型：叠栅式闪存和分栅式闪存，由于叠栅式闪存存在过擦除问题，而分栅式闪存的一个控制栅同时作为选择晶体管（Selecttransister），有效的避免了过擦除效应，电路设计相对简单。而且，相比叠栅式闪存，分栅式闪存利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛的应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。公开号为CN101465161A的中国专利文献公开了一种分栅式闪存，具体请参考图1，包括：半导体衬底10，位于所述半导体衬底10表面间隔排列的第一存储位单元50和第二存储位单元60，填充满所述第一存储位单元50和第二存储位单元60之间沟槽的字线40，所述字线40与第一存储位单元50、第二存储位单元60和半导体衬底10之间形成有隧穿氧化层70，位于所述半导体衬底10表面且位于所述第一存储位单元50一侧的源极20和位于所述第二存储位单元60另一侧的漏极30。其中，所述第一存储位单元40包括：位于所述半导体衬底10上的第一多晶硅浮栅52和位于所述第一多晶硅浮栅52表面的第一多晶硅控制栅51；所述第二存储位单元60包括：位于所述半导体衬底10上的第二多晶硅浮栅62和位于所述第二多晶硅浮栅62上的第二多晶硅控制栅61。但现有的分栅式闪存工作效率不佳。
技术实现思路
本专利技术解决的问题是提供一种分栅式闪存及其形成方法，可以在保持控制栅和浮栅之间耦合电容不变的情况下，降低浮栅与字线的耦合电容，从而提高浮栅和控制栅之间的耦合系数，降低浮栅和字线之间的耦合系数，提高分栅式闪存的工作效率。为解决上述问题，本专利技术技术方案提供了一种分栅式闪存，包括：半导体衬底，位于所述半导体衬底表面的字线，位于所述字线两侧的两个分立的存储位单元，所述两个存储位单元与字线之间具有隧穿氧化层，位于其中一个存储位单元远离字线一侧的半导体衬底内的源极，位于另一个存储位单元远离字线一侧的半导体衬底内的漏极；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层、位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅和覆盖所述浮栅、控制栅的侧墙结构；所述浮栅包括第一浮栅和第二浮栅，所述第一浮栅靠近字线的侧壁与字线的间距大于所述第二浮栅靠近字线的侧壁与字线的间距。可选的，所述浮栅靠近字线的侧壁为阶梯型，所述第一浮栅位于浮栅的上半部分，所述第二浮栅位于浮栅的下半部分。可选的，所述浮栅的总厚度范围为1000埃~2000埃，所述第二浮栅的厚度范围为100埃~300埃。可选的，所述第一浮栅靠近字线的侧壁与字线之间的绝缘材料包括氧化硅、氮化硅、氮氧化硅其中的一种或几种。可选的，所述第一浮栅靠近字线的侧壁与隧穿氧化层之间的间距范围为300埃~500埃。。可选的，所述控制栅靠近字线的侧壁与字线之间的间距大于或等于所述第一浮栅靠近字线的侧壁与字线之间的间距。可选的，所述浮栅的剖面形状为矩形，所述第二绝缘层和控制栅位于所述浮栅的顶部表面和侧壁表面。本专利技术技术方案还提供了一种分栅式闪存的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成第一绝缘材料层，在所述第一绝缘材料层表面形成浮栅材料层，在所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，在所述控制栅材料层表面形成掩膜层；对所述掩膜层进行刻蚀，直到暴露出控制栅材料层，在所述掩膜层侧壁形成第一侧墙，所述第一侧墙之间暴露出部分控制栅材料层表面；以所述第一侧墙为掩膜，对所述控制栅材料层、第二绝缘材料层和部分厚度的浮栅材料层进行刻蚀，暴露出部分浮栅材料层，形成第一开口；在所述第一开口侧壁形成第二侧墙，所述第二侧墙之间暴露出部分浮栅材料层表面；以所述第二侧墙为掩膜，对剩余的浮栅材料层和第一绝缘层进行刻蚀，直到暴露出半导体衬底，形成第二开口，所述浮栅材料层分为位于上半部分的第一浮栅材料层和位于下半部分的第二浮栅材料层；在所述第二开口的底部和侧壁表面形成隧穿氧化层，在所述第二开口的隧穿氧化层表面形成字线，所述字线填充满所述第二开口；去除所述掩膜层，以所述第一侧墙和字线为掩膜，刻蚀所述控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，在所述字线两侧形成两个分立的存储位单元；在其中一个存储位单元远离字线一侧的半导体衬底内形成源极，在另一个存储位单元远离字线一侧的半导体衬底内形成漏极。本专利技术技术方案还提供了另一种分栅式闪存的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成第一绝缘材料层，在所述第一绝缘材料层表面形成浮栅材料层，在所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，在所述控制栅材料层表面形成掩膜层；对所述掩膜层进行刻蚀，直到暴露出控制栅材料层，在所述掩膜层侧壁形成第一侧墙，所述第一侧墙之间暴露出部分控制栅材料层表面；以所述第一侧墙为掩膜，先对所述控制栅材料层、第二绝缘材料层进行刻蚀，形成第三开口；在所述第三开口侧壁形成第四侧墙，以所述第四侧墙为掩膜，对部分厚度的浮栅材料层进行刻蚀，形成第四开口；在所述第四开口侧壁形成第五侧墙，以所述第五侧墙为掩膜，对剩余的浮栅材料层和第一绝缘层进行刻蚀，直到暴露出半导体衬底，形成第五开口，所述浮栅材料层分为位于上半部分的第一浮栅材料层和位于下半部分的第五浮栅材料层；在所述第五开口的底部和侧壁表面形成隧穿氧化层，在所述第五开口的隧穿氧化层表面形成字线，所述字线填充满所述第五开口；去除所述掩膜层，以所述第一侧墙和字线为掩膜，刻蚀所述控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，在所述字线两侧形成两个分立的存储位单元；在其中一个存储位单元远离字线一侧的半导体衬底内形成源极，在另一个存储位单元远离字线一侧的半导体衬底内形成漏极。与现有技术相比，本专利技术具有以下优点：本专利技术实施例的分栅式闪存的浮栅包括第一浮栅和第二浮栅，所述第一浮栅靠近字线的侧壁与字线的间距大于所述第二浮栅靠近字线的侧壁与字线的间距。由于第一浮栅的靠近字线的侧壁与字线的间距比现有技术的大，使得所述浮栅和字线之间的耦合电容比现有技术的小，可以在保持控制栅和浮栅之间耦合电容不变的情况下，降低浮栅与字线的耦合电容，从而提高浮栅和控制栅之间的耦合系数，降低浮栅和字线之间的耦合系数，提高分栅式闪存的工作效率。且在擦除操作中，浮栅中的电子仍然可以利用第二浮栅的侧壁通过隧穿氧化层进入字线中，不会对擦除操作产生影响。本专利技术实施例的浮栅的剖面形状为矩形，使得控制栅可以形成在所述浮栅的顶部和侧壁表面，提高了浮栅和控制栅之间的重叠面积，使得浮栅与控制栅之间的电容变大，控制栅对浮栅的电容耦合能力变强，控制能力变强。附图说明图1是现有技术的分栅式闪存的结构示意图；图2~图11是本专利技术第一实施例的分栅式闪存的形成过程的结构示意图；图12~图18是本专利技术第二实施例的分栅式闪存的形成过程的结构示意图。具体实施方式由于现有的分栅式闪存工作效率不佳，专利技术人经过研究，发现这主要是由于现有的多晶硅浮栅与字线之间只间隔本文档来自技高网...

【技术保护点】
一种分栅式闪存，其特征在于，包括：半导体衬底，位于所述半导体衬底表面的字线，位于所述字线两侧的两个分立的存储位单元，所述两个存储位单元与字线之间具有隧穿氧化层，位于其中一个存储位单元远离字线一侧的半导体衬底内的源极，位于另一个存储位单元远离字线一侧的半导体衬底内的漏极；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层、位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅和覆盖所述浮栅、控制栅的侧墙结构；所述浮栅包括第一浮栅和第二浮栅，所述第一浮栅靠近字线的侧壁与字线的间距大于所述第二浮栅靠近字线的侧壁与字线的间距。

【技术特征摘要】
1.一种分栅式闪存，其特征在于，包括：半导体衬底，位于所述半导体衬底表面的字线，位于所述字线两侧的两个分立的存储位单元，所述两个存储位单元与字线之间具有隧穿氧化层，位于其中一个存储位单元远离字线一侧的半导体衬底内的源极，位于另一个存储位单元远离字线一侧的半导体衬底内的漏极；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层、位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅和覆盖所述浮栅、控制栅的侧墙结构；所述浮栅包括第一浮栅和第二浮栅，所述第一浮栅靠近字线的侧壁与字线的间距大于所述第二浮栅靠近字线的侧壁与字线的间距；所述第一浮栅位于浮栅的上半部分，所述第二浮栅位于浮栅的下半部分。2.如权利要求1所述的分栅式闪存，其特征在于，所述浮栅靠近字线的侧壁为阶梯型。3.如权利要求2所述的分栅式闪存，其特征在于，所述浮栅的总厚度范围为1000埃～2000埃，所述第二浮栅的厚度范围为100埃～300埃。4.如权利要求1所述的分栅式闪存，其特征在于，所述第一浮栅靠近字线的侧壁与字线之间的绝缘材料包括氧化硅、氮化硅、氮氧化硅其中的一种或几种。5.如权利要求1所述的分栅式闪存，其特征在于，所述第一浮栅靠近字线的侧壁与隧穿氧化层之间的间距范围为300埃～500埃。6.如权利要求1所述的分栅式闪存，其特征在于，所述控制栅靠近字线的侧壁与字线之间的间距大于或等于所述第一浮栅靠近字线的侧壁与字线之间的间距。7.一种分栅式闪存的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底表面形成第一绝缘材料层，在所述第一绝缘材料层表面形成浮栅材料层，在所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，在所述控制栅材料层表面形成掩膜层；对所述掩膜层进行刻蚀，直到暴露出控制栅材料层，在所述掩膜层侧壁形成第一侧墙，所述第一侧墙之间暴露出部分控制栅材料层表面；以所述第一侧墙为掩膜，对所述控制栅材料层、第二绝缘材料层和部分厚度的浮栅材料层进行刻蚀，暴露出部分浮栅材料层，形成第一开口；在所述第一开口侧壁形成第二侧墙，所述第二侧墙之间暴露出部分浮栅材料层表面；以所述第二侧墙为掩膜，对剩余的浮栅材料层和第一绝缘层进行刻蚀，直到暴露出半导体衬底，形成第二开口，所述浮栅材料层分为位于上半部分的第一浮栅材料层和位于下半部分的第二浮栅材料层；在所述第二开口的底部和侧壁表面形成隧穿氧化层，在所述第二开口的隧穿氧化层表面形成字线，所述字线填充满所述第二开口；去除所述掩膜层，以所述第一侧墙和...

【专利技术属性】
技术研发人员：顾靖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：