集成电路芯片和包括集成电路芯片的传输/接收系统技术方案

本发明专利技术公开了一种用于传输数据的系统，包括：多个数据线，所述多个数据线被配置成传输数据；以及传输芯片，所述传输芯片被配置成将数据输出到数据线，并且响应于要经由数据线传输的数据的数据模式和数据线的阵列信息来执行串扰防止操作以防止在数据线中发生串扰。

【技术实现步骤摘要】
集成电路芯片和包括集成电路芯片的传输/接收系统相关申请的交叉引用本申请要求2011年8月22日提交的申请号为10-2011-0083696的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及数据传输技术，更具体而言，涉及用于防止在数据传输期间发生串扰的技术。
技术介绍
一般而言，在高速数据传输中，可能在传输数据/信号的过程中由于符号间干扰(ISI)、随机噪声等引起抖动。特别地，串扰会引起传输信号的抖动，从而影响数据传输。图1是示出在传输数据的多个线LINE_0至LINE_3中发生串扰的图。可以以从图最左边数据到图最右边数据的顺序将数据加载在各个线LINE_0至LINE_3上。由于在相邻的两个数据线之间出现电容所以发生串扰。当相邻的三条线之中的分别与中心的线相邻的两条线上被加载了电平转变与中心的线上所加载的数据的电平转变相反的数据时，串扰特征会变得更加严重。在这种情况下，数据模式称作为2干扰源-1受干扰对象(2-aggressor-1-victim)模式。图1的附图标记“101”、“102”、“103”、“104”和“105”说明所述模式。参见模式“101”，第二线LINE_1的数据从逻辑低电平“L”转变为逻辑高电平“H”，但第一线LINE_0和第三线LINE_2的数据全部从逻辑高电平“H”转变为逻辑低电平“L”。因此，由于串扰，可能难以进行第二线LINE_1的数据转变。同样地，如模式“102”、“103”和“105”所示，由于中心的线的数据转变与分别相近于中心线LINE_1或LINE_2的线LINE_0和LINE_2或LINE_1和LINE_3的数据转变相反，所以可能难以进行中心的线LINE_1或LINE_2的数据转变。在模式“104”的情况下，第二线LINE_1的数据和第三数据线LINE_2的数据可能存在转变困难，因为与第二线LINE_1相邻的数据线LINE_0和LINE_2的数据转变以及与第三线LINE_2相邻的数据线LINE_1和LINE_3的数据转变分别在与第二数据线LINE_1和第三数据线LINE_2的数据转变相反的方向上进行。图2说明用于防止传输数据的传输芯片中的串扰的现有方案。参见图2，传输芯片200包括数据模式感测单元210、串扰防止单元220和数据输出电路230。数据模式感测单元210感测传输芯片200所传输的数据D0至D7的模式并且判断是否在第一至第八数据线LINE_0至LINE_7中的任何数据线中发生串扰。例如，数据模式感测单元210感测相邻的数据线的数据是否具有与图1所示的模式“101”和“105”相同的转变。串扰防止单元220基于数据模式感测单元210的感测结果，执行用于防止在要传输的数据中发生串扰的操作。可以通过(1)改变数据的延迟值、(2)改变数据的驱动力或(3)改变数据的逻辑值来防止串扰的发生。在(1)改变数据的延迟值的情况下，可以通过增加干扰源数据的延迟值或通过减小被干扰对象数据的延迟值来减少串扰的影响。可以(2)通过用强驱动力控制被干扰对象数据或通过用稍弱的驱动力控制干扰源数据来减小串扰的影响。可以(3)通过将其中所包含的数据反相来移除可以导致串扰的数据模式。数据输出电路230将从串扰防止单元220所执行的串扰防止操作获得的数据输出到传输芯片200的外部。简言之，根据现有的串扰防止方案，感测传输的数据的模式且基于感测结果执行串扰防止操作。图3A和图3B示出第一至第八数据线LINE_0至LINE_7布置在传输芯片200与接收芯片300之间。图3A和图3B中所示的电容器指示存在于第一至第八数据线LINE_0至LINE_7之间的寄生电容分量。参见图3A，传输芯片200的第一至第八数据引脚0至7的阵列与耦接到各个数据引脚的第一至第八数据线LINE_0至LINE_7的阵列匹配。即，数据引脚编号，例如，“0”与相应数据线LINE_0的位置排序“0”一致。因此，感测图2所示的数据模式并且基于感测结果执行串扰防止操作可以减小串扰的影响。参见图3B，第一至第八数据引脚0至7的阵列不同于第一至第八数据线LINE_0至LINE_7的阵列。即，传输芯片200的数据引脚编号，例如，“0”与相应数据线LINE_1的位置排序“1”不一致。传输芯片200基于传输芯片200的相邻数据引脚执行串扰防止操作。由于第一至第八数据线LINE_0至LINE_7具有不同于传输芯片200的各个数据引脚编号的位置排序，所以可以不对图3B所示的数据线的阵列执行图2中所示的方案的串扰防止操作。例如，传输芯片200感测第三数据引脚2和第五数据引脚4的数据模式，并且对第四数据线LINE_3的数据执行串扰防止操作，所述第三数据引脚2和第五数据引脚4是与耦接于第四数据线LINE_3的第四数据引脚3相邻的数据引脚。然而，第四数据线LINE_3实际上与第二数据线LINE_1和第八数据线LINE_7相邻，于是基于引脚阵列的以上串扰防止操作对线阵列可能不起作用。即，由于传输芯片200的第一至第八数据引脚0至7的阵列不同于第一至第八数据线LINE_0至LINE_7的阵列，所以在图3B所示的第一至第八数据线LINE_0至LINE_7的阵列上不能正确地执行基于第一至第八数据引脚0至7的数据模式的串扰防止方案。随着数据传输速率变得更高，数据的带宽即数据线的数目也增加。因此，诸如多层电路板的制造的半导体器件制造过程变得复杂。结果，如图3B所示，在传输芯片200之上的第一至第八数据引脚0至7的阵列在电路板上的位置排序上可能如预料的那样不同于第一至第八数据线LINE_0至LINE_7的阵列。因此，需要在即使传输芯片200的第一至第八数据引脚0至7的阵列不同于各个与相应数据引脚耦接的第一至第八数据线LINE_0至LINE_7的阵列的情况下，仍可以正确地执行串扰防止操作。
技术实现思路
本专利技术的示例性实施例针对一种即使传输芯片的数据引脚的阵列不同于将各个数据引脚与接收芯片耦接的数据线的阵列仍可以防止串扰发生的技术。根据本专利技术的一个示例性实施例，一种用于传输数据的系统包括：多个数据线，所述多个数据线被配置成传输数据；以及传输芯片，所述传输芯片被配置成将数据输出到数据线并且响应于要经由数据线传输的数据的数据模式和数据线的阵列信息来执行串扰防止操作以防止在数据线中发生串扰。根据本专利技术的另一个实施例，一种用于经由多个数据线传输数据的集成电路芯片包括：多个驱动器，所述多个驱动器被配置成将数据输出到数据线；储存电路，所述储存电路被配置成储存数据线的阵列信息；模式感测电路，所述模式感测电路被配置成基于阵列信息来感测要经由数据线传输的数据的数据模式；以及串扰防止单元，所述串扰防止单元被配置成响应于模式感测电路的感测的数据模式来控制由驱动器输出的数据。根据本专利技术的又一个实施例，一种电路板包括：基板；设置在基板之上的传输芯片；设置在基板之上的接收芯片；以及在基板之上设置于传输芯片与接收芯片的之间的多个数据线，其中所述传输芯片被配置成响应于要经由数据线传输的数据的数据模式和数据线的阵列信息来执行串扰防止操作以用于防止在数据线中发生串扰。根据本专利技术的另一个实施例，一种用于经由多个数据线传输数据的方法包括以下步骤：响应于与数据线的阵列有关的阵本文档来自技高网...

【技术保护点】
一种用于传输数据的系统，包括：多个数据线，所述多个数据线被配置成传输所述数据；以及传输芯片，所述传输芯片被配置成将所述数据输出到所述数据线，并且响应于要经由所述数据线传输的所述数据的数据模式和所述数据线的阵列信息来执行串扰防止操作以防止在所述数据线中发生串扰。

【技术特征摘要】
2011.08.22 KR 10-2011-00836961.一种用于传输数据的系统，包括：多个数据线，所述多个数据线被配置成传输所述数据；以及传输芯片，所述传输芯片被配置成将所述数据输出到所述数据线，并且响应于要经由所述数据线传输的所述数据的数据模式和所述数据线的阵列信息来执行串扰防止操作以防止在所述数据线中发生串扰,其中，所述传输芯片包括：储存电路，所述储存电路被配置成储存所述阵列信息；模式感测电路，所述模式感测电路被配置成基于所述阵列信息来感测取决于所述数据线的阵列的数据的数据模式；以及串扰防止单元，所述串扰防止单元被配置成响应于所述模式感测电路的感测的数据模式对要从所述传输芯片输出到所述数据线的数据执行串扰防止操作。2.如权利要求1所述的系统，其中，所述模式感测电路包括：数据匹配部件，所述数据匹配部件被配置成基于所述阵列信息来对要经由所述数据线中的相邻数据线传输的数据进行匹配；以及模式感测部件，所述模式感测部件被配置成感测经所述数据匹配部件匹配的数据的数据模式。3.如权利要求2所述的系统，其中，所述模式感测部件被配置成当匹配的数据中的一个被使能为第一电平并且匹配的数据中的其它数据被使能为不同于所述第一电平的第二电平时，将输出结果使能。4.如权利要求2所述的系统，其中，所述传输芯片还包括：多个驱动器，所述多个驱动器被配置成将所述数据输出到所述数据线。5.如权利要求4所述的系统，其中，所述串扰防止单元调整所述驱动器在输出所述数据时的延迟值。6.如权利要求4所述的系统，其中，所述串扰防止单元调整所述驱动器在输出所述数据时的驱动力。7.一种用于经由多个数据线传输数据的集成电路芯片，包括：多个驱动器，所述多个驱动器被配置成将所述数据输出到所述数据线；储存电路，所述储存电路被配置成储存所述数据线的阵列信息；模式感测电路，所述模式感测电路被配置成基于所述阵列信息来感测要经由所述数据线传输的数据的数据模式；以及串扰防止单元，所述串扰防止单元被配置成响应于所述模式感测电路的感测的数据模式来控制由所述驱动器输出的数据。8.如权利要求7所述的集成电路芯片，其中，从所述集成电路芯片的外部输入所述阵列信息。9.如权利要求7所述的集成电路芯片，其中，所述模式感测电路包括：数据匹配部件，所述数据匹配部件被配置成基于所述阵列信息来对要经由所述数据线中的相邻数据线传输的数据进行匹配；以及模式感测部件，所述模式感测...

【专利技术属性】
技术研发人员：金龙珠，权大汉，崔海郎，张在旻，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：