基于可编程芯片的电路板制造技术

本实用新型专利技术公开了一种基于可编程芯片的电路板，包括主控CPU芯片、集成电路功能芯片和存储芯片，所述主控CPU芯片和集成电路功能芯片通过内部数据总线相连，其中，所述集成电路功能芯片通过地址配置总线分别和可编程芯片的输出I/O端口以及存储芯片相连存取配置信息，所述可编程芯片配置的输出I/O端口和集成电路功能芯片的初始化管脚一一配对相连且每对相连管脚的电气特性保持一致。本实用新型专利技术通过可编程芯片实现芯片配置总线与本地总线的桥接功能，以及对功能芯片的上电配置与管理，达到替换掉原来的上下拉电阻目的，从而简化板卡设计布局，便于板卡调试和维护，提高产品的成品率并降低生产成本。

【技术实现步骤摘要】

本技术涉及一种电路板，尤其涉及一种基于可编程芯片的电路板。
技术介绍
现有很多电子产品通常由一个或者多个CPU，一个或者多个功能芯片和一个FPGA芯片组成，这些器件都焊接在电路板上，构成一个系统板。某些功能芯片会连接一个小的存储芯片，用于对相应的功能芯片进行初始化配置，存储芯片可以是EEPROM芯片或者Flash芯片，如图1所示。在板卡上电后，这些芯片首先需要从存储芯片内读取某些信息，用来对这些芯片进行功能上的配置与管理。这些存储器芯片都是通过烧写器把事编好程序烧写进去，然后焊接到系统板卡上面。这样就会造成如果配置内容需要改动，就会遇到很大的麻烦，需要把存储芯片从板卡上面再焊下来，再次放到烧写器上烧程序，最后再次焊回到板卡上。在模块的设计初期，往往需要对功能芯片的某些功能进行反复不同配置，以找出芯片的最佳工作状态。这样就需要对其对应的存储芯片多次拆卸、重新烧录然后焊接。此外，现有的高性能的处理器或复杂的功能芯片需有一些初始化IO管脚，通过电阻对其进行上下拉配置，可对相应芯片进行初始化配置。在板卡上电后，这些芯片在复位时刻首先需要根据初始化IO管脚的配置情况，对这自身进行功能上的配置与管理。这些初始化IO管脚通常外接10ΚΩ或4.7ΚΩ电阻的一端，电阻的另一端连接地或者连接电源。如果初始化IO管脚通过电阻接地，该管脚被设置这逻辑0，如果初始化IO管脚通过电阻接电源，该管脚被设置这逻辑1。这样通过外接电阻可以使芯片配置在要求的工作状态。如图2中芯片有三个初始化IO管脚，共外接6个配置电阻。电阻R1和电阻R2分别是初始化IO管脚1的上下拉配置电阻。电阻R3和电阻R4分别是初始化IO管脚2的上下拉配置电阻。电阻R5和电阻R6分别是初始化IO管脚3的上下拉配置电阻。当电阻R1、电阻R3、电阻R5焊上，电阻R2、电阻R4、电阻R6不焊时三个个初始化IO管脚分别被配为1,1,1。这时如果需要把配改为0,0,0,则需要把电阻R1、电阻R3、电阻R5分别拆卸下来，再分别把电阻R2、电阻R4、电阻R6焊接上去。然而在模块的设计初期，往往需要对芯片的某些功能进行反复不同配置，以找出芯片的最佳工作状态。这样就需要对初始化IO管脚外接的配置电阻多次拆卸、焊接。这样对于存储芯片与电子产品以及烧写器都会带来影响。不仅浪费了时间、精力，还浪费了人力、财力，而且很容易把存储芯片、烧写器甚至板卡弄坏，造成不必要的损失。因此，有必要提供一种基于可编程芯片的电路板。
技术实现思路
本技术所要解决的技术问题是提供一种基于可编程芯片的电路板，能够简化板卡设计布局，便于板卡调试和维护，提高产品的成品率并降低生产成本。本技术为解决上述技术问题而采用的技术方案是提供一种基于可编程芯片的电路板，包括主控CPU芯片、集成电路功能芯片和存储芯片，所述主控CPU芯片和集成电路功能芯片通过内部数据总线相连，其中，所述集成电路功能芯片通过地址配置总线分别和可编程芯片的输出I/O端口以及存储芯片相连存取配置信息，所述可编程芯片配置的输出I/O端口和集成电路功能芯片的初始化管脚一一配对相连且每对相连管脚的电气特性保持一致。上述的基于可编程芯片的电路板，其中，所述集成电路功能芯片的数目为多个，所述多个集成电路功能芯片和同一可编程芯片的输出I/O端口相连，所述可编程芯片的输出I/O端口的初始状态为高阻状态。上述的基于可编程芯片的电路板，其中，所述集成电路功能芯片和可编程芯片的输出I/O端口之间设有电压转换芯片。上述的基于可编程芯片的电路板，其中，所述可编程芯片为FPGA芯片或CPLD芯片，所述存储芯片为EEPROM芯片或Flash芯片，所述集成电路功能芯片为CPS1848交换芯片，所述FPGA芯片通过IIC总线连接EEPROM芯片和CPS1848交换芯片。本技术对比现有技术有如下的有益效果：本技术提供的基于可编程芯片的电路板，通过可编程芯片实现芯片配置总线与本地总线的桥接功能，以及对功能芯片的上电配置与管理，达到替换掉原来的上下拉电阻目的，从而简化板卡设计布局，便于板卡调试和维护，提高产品的成品率并降低生产成本。附图说明图1为现有基于存储芯片的电路板电路方框示意图；图2为现有采用上下拉电阻的CPU芯片/集成电路功能芯片的初始连接示意图；图3为本技术基于可编程芯片的电路板电路方框示意图；图4为本技术的可编程芯片与CPU芯片/集成电路功能芯片的初始连接示意图；图5为本技术的工程验证实施例的电路方框示意图。图中：1主控CPU芯片2集成电路功能芯片3可编程芯片4电路板5存储芯片具体实施方式下面结合附图和实施例对本技术作进一步的描述。图3为本技术基于可编程芯片的电路板电路方框示意图。请参见图3，本技术提供的基于可编程芯片的电路板，电路板上包括主控CPU芯片1、集成电路功能芯片2和存储芯片5，所述主控CPU芯片1和集成电路功能芯片2通过内部数据总线相连，其中，所述集成电路功能芯片2通过地址配置总线分别和可编程芯片3的输出I/O端口以及存储芯片5相连存取配置信息，所述可编程芯片3配置的输出I/O端口和集成电路功能芯片2的初始化管脚一一配对相连且每对相连管脚的电气特性保持一致。本技术提供的基于可编程芯片的电路板，其中，所述集成电路功能芯片2的数目为多个，所述多个集成电路功能芯片2和同一可编程芯片3的输出I/O端口相连，所述可编程芯片3的输出I/O端口的初始状态为高阻状态。所述集成电路功能芯片2和可编程芯片3的输出I/O端口之间设有电压转换芯片。所述可编程芯片3为FPGA芯片或CPLD芯片，所述存储芯片5为EEPROM芯片或Flash芯片。本技术提供的基于可编程芯片的电路板，功能芯片和存储芯片间的芯片地址配置总线连接到FPGA的IO管脚。CPU芯片和FPGA通过CPU自带的本地总线互联。FPGA的IO管脚的电气特性要和对应芯片的相应管脚电气特性一致，如果不一致可以通过某些转换芯片转换成一致的。不同的功能芯片所支持的芯片配置总线协议有所不同，有SPI协议，IIC协议，以及其它一些串行协议、并行协议，利用FPGA内部的可编程特性在FPGA里面实现若干桥接模块，比如本地总线转IIC、本地总线转SPI等等。这样用户可以通过CPU芯片方便的更新存储芯片的存储内容。由于功能芯片在上电初始化时需通过芯片配置总线读取存储芯片中的数据以完成对自身的初始...

【技术保护点】
一种基于可编程芯片的电路板，包括主控CPU芯片(1)、集成电路功能芯片(2)和存储芯片(5)，所述主控CPU芯片(1)和集成电路功能芯片(2)通过内部数据总线相连，其特征在于，所述集成电路功能芯片(2)通过地址配置总线分别和可编程芯片(3)的输出I/O端口以及存储芯片(5)相连存取配置信息，所述可编程芯片(3)配置的输出I/O端口和集成电路功能芯片(2)的初始化管脚一一配对相连且每对相连管脚的电气特性保持一致。

【技术特征摘要】
1.一种基于可编程芯片的电路板，包括主控CPU芯片(1)、集成电路功能芯
片(2)和存储芯片(5)，所述主控CPU芯片(1)和集成电路功能芯片(2)通过内
部数据总线相连，其特征在于，所述集成电路功能芯片(2)通过地址配置总线分别
和可编程芯片(3)的输出I/O端口以及存储芯片(5)相连存取配置信息，所述可
编程芯片(3)配置的输出I/O端口和集成电路功能芯片(2)的初始化管脚一一配
对相连且每对相连管脚的电气特性保持一致。
2.如权利要求1所述的基于可编程芯片的电路板，其特征在于，所述集成电
路功能芯片(2)的数目为多个，所述多个集成电路功能芯片(2)和...

【专利技术属性】
技术研发人员：陈铁牛，
申请(专利权)人：上海柏飞电子科技有限公司，
类型：新型
国别省市：上海;31