碳化硅半导体器件制造技术

本发明专利技术涉及一种碳化硅半导体器件。在碳化硅半导体器件中，多个沟槽（7）具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽（7）均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与（11-20）平面和（1-100）平面中的一个平面成第一锐角，所述第二侧壁与（11-20）平面和（1-100）平面的所述一个平面成第二锐角，并且所述第一锐角小于所述第二锐角。第一导电类型区（5）仅与每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触，并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。

【技术实现步骤摘要】

本公开内容涉及包括沟槽栅极的碳化硅(SiC)半导体器件。
技术介绍
常规SiC半导体器件包括具有沟槽栅极结构的金属氧化物半导体场效应晶体管(M0SFET)，沟槽栅极结构可以增大沟道密度，使得大电流可以在SiC半导体器件中流动。在由SiC制成的MOSFET中，电气特性随着其上形成沟道的平面的平面方向而大幅改变。特别地，由蚀刻所形成的沟槽的角影响平面方向和电子特性。因此，沟槽的角在具有沟槽栅极结构的MOSFET中相当重要。同样地，优选地是其上形成沟道的沟槽侧壁接近于(11-20)平面或(1-100)平面，S卩，垂直于(0001)平面或(000-1)平面的、可以增大沟道迁移率的平面(參见对应于美国专利No. 5744826的JP-A-H9-199724)。 为了使沟槽侧壁是可以増大沟道迁移率的(11-20)平面或(1-100)平面，进行高精度的垂直蚀刻是必要的。已知通常由使用SF6、C12、CF4作为蚀刻气体的反应离子蚀刻(RIE)或感应耦合等离子体(ICP)来对SiC进行干法蚀刻。同样地，优选地是从晶片表面垂直地进行沟槽蚀刻。然而，因为SiC是化学稳定的物质，所以难以高精度地垂直地蚀刻SiC。如图6A中所示，虽然相同的是沟槽侧壁的角垂直于晶片表面的(0001)平面，但实际上如图6B中所示，沟槽侧壁相对于垂直于(0001)平面的平面傾斜。因此，沟槽侧壁相对于可以增大沟道迁移率的(11-20)平面或(1-100)平面傾斜，从而不能获得高沟道迁移率。当沟槽侧壁相对于(11-20)平面或(1-100)平面的倾斜角较小吋，沟道迁移率的减小较小。然而，当倾斜角大于预定值时，沟道迁移率减小，从而不能获得期望的沟道迁移率。
技术实现思路
本公开内容的目的是提供ー种SiC半导体器件，在该SiC半导体器件中沟槽侧壁接近于(11-20)平面或(1-100)平面，从而可以增大沟道迁移率。根据本公开内容的ー个方面的SiC半导体器件包括半导体衬底、基区、多个沟槽、第一导电类型区、接触层、栅极绝缘层、栅极电极、第一电极和第二电极。半导体衬底包括SiC衬底和设置在该SiC衬底上的漂移层。SiC衬底具有第一导电类型和第二导电类型之一。漂移层由碳化硅制成并且具有第一导电类型。半导体衬底是表面具有偏斜(off)角的偏斜衬底。基区设置在漂移层上。基区由碳化硅制成并且具有第二导电类型。沟槽从基区的表面穿透基区而进入漂移层中。沟槽在ー个方向上具有纵向方向并且以条纹图案布置。每个沟槽均具有在纵向方向上延伸的第一侧壁和第二侧壁。第一导电类型区仅与每个沟槽的第一侧壁和第二侧壁中的第一侧壁接触。第一导电类型区的杂质浓度高于漂移层的杂质浓度。接触层设置在第一导电类型区相对于每个沟槽的相对侧上。接触层具有第二导电类型并且接触层的杂质浓度高于基区的杂质浓度。栅极绝缘层设置在每个沟槽中。栅极电极经由栅极绝缘层设置在每个沟槽中。第一电极与第一导电类型区和接触层电耦合。第二电极与碳化娃衬底电I禹合。当向栅极电极施加栅极电压时，电流通路仅形成在每个沟槽的第一侧壁和第二侧壁中的第一侧壁上，并且电流在电流通路中流动。 半导体衬底的表面相对于(0001)平面和(000-1)平面之一具有偏斜角。半导体衬底具有〈11-20〉方向上的偏斜方向，并且沟槽的纵向方向是垂直于偏斜方向的〈1-100〉方向；或者半导体衬底具有〈1-100〉方向上的偏斜方向，并且沟槽的纵向方向是垂直于偏斜方向的〈11-20〉方向。第一侧壁与(11-20)平面和(1-100)平面中的ー个平面成第一鋭角，第二侧壁与(11-20)平面和(1-100)平面的所述ー个平面成第二鋭角，并且第一鋭角小于所述第二锐 角。在上述SiC半导体器件中，沟道仅形成在第一侧壁上，第一侧壁与(11-20)平面和(1-100)平面中的ー个平面所成的锐角小于第二侧壁与(11-20)平面和(1-100)平面的所述ー个平面所成的鋭角。因此，碳化硅半导体器件可以具有高沟道迁移率。附图说明当结合附图理解以下详细描述时，会更加容易地发现本公开内容的另外的目的和优点。在附图中图I是根据本公开内容的第一实施例的SiC半导体器件的截面图，该SiC半导体器件包括具有沟槽栅极结构的垂直型MOSFET ；图2是包括图I中所示的SiC半导体器件的晶片的平面图；图3是其中在SiC半导体器件的截面中示出了平行于(0001)平面的线的示图；图4是根据本公开内容的第二实施例的SiC半导体器件的截面图，该SiC半导体器件包括具有沟槽栅极结构的垂直型MOSFET ；图5是根据本公开内容的第三实施例的SiC半导体器件的截面图，该SiC半导体器件包括具有沟槽栅极结构的垂直型MOSFET ;以及图6A是示出理想沟槽蚀刻的示图，而图6B是示出实际沟槽蚀刻的示图。具体实施例方式将參照附图描述本公开内容的实施例。在每个以下实施例中，对附图中相同或等同的部分给出相同的附图标记。(第一实施例)将參照图I和图2描述根据本公开内容的第一实施例的SiC半导体器件。SiC半导体器件包括具有沟槽栅极结构的垂直型MOSFET。在图I中，仅示出了垂直型MOSFET的两个单元。然而，布置具有与图I中所示的垂直型MOSFET的结构相似的结构的多个M0SFET，使得多个MOSFET互相相邻。图2是晶片的平面图，在该晶片中形成了图I中所示的SiC半导体器件的器件结构，图2还示出了在切割为芯片之前的状态。图I中所示的SiC半导体器件包括SiC半导体衬底I。SiC半导体衬底I是相对于(OOOl)平面具有4度的偏斜角的偏斜衬底。如图2中所示，偏斜衬底的偏斜方向平行于〈11-20〉方向。如图I中所示，SiC半导体衬底I包括为偏斜衬底的η.型SiC衬底2和外延形成在η+型SiC衬底2的表面上的η—型漂移层3。η+型SiC衬底2和η—型漂移层3包括诸如磷等的η型杂质，并且η_型漂移层3的η型杂质浓度低于η+型SiC衬底2的η型杂质浓度。例如，η+型SiC衬底2的η型杂质浓度可以为I. OX 1019/cm3并且其厚度可以大约为300 μ m。rT型漂移层3的η型杂质浓度可以为3. OX 1015/cm3至7. OX IO1Vcm3并且其厚度可以大约为ΙΟμπι至15μπι。虽然rT型漂移层3的杂质浓度在深度方向上可以是固定的，但优选地是浓度以邻近于η+型SiC衬底2的η—型漂移层3的部分的浓度高于远离η+型SiC衬底2的η_型漂移层3的部分的浓度的方式而变化。例如，在距离η+型SiC衬底2的表面大约3 μ m与大约5 μ m之间的距离处的n_型漂移层3的部分的杂质浓度可以比n_型漂移层3的其它部分的杂质浓度高大约2. OX 1015/cm_3。因此，可以减小n_型漂移层3的内 电阻，从而可以减小导通电阻。在η—型漂移层3的表面部分中，形成P型基区4。在P型基区4的上部分中，设置η+型源区5和P+型体层6。η+型源区5可以操作为第一导电类型区。P+型体层6可以操作为接触层。P型基区4和P+型体层6包括诸如硼和铝等P型杂质。η+型源区5包括诸如磷等η型杂质。例如，P型基区4的P型杂质浓度可以为5. OX IO1Vcm3至2. OX IO1Vcm3并且其厚度可以大约为2. O μ m。例如，n+型源区5的η型杂质浓度(本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，包括：半导体衬底（1），所述半导体衬底（1）包括碳化硅衬底（2）和设置在所述碳化硅衬底（2）上的漂移层（3），所述碳化硅衬底（2）具有第一导电类型和第二导电类型之一，所述漂移层（3）由碳化硅制成并且具有所述第一导电类型，所述半导体衬底（1）为表面具有偏斜角的偏斜衬底；基区（4），所述基区（4）设置在所述漂移层（3）上，所述基区（4）由碳化硅制成并且具有所述第二导电类型；多个沟槽（7），所述多个沟槽（7）从所述基区（4）的表面穿透所述基区（4）而进入所述漂移层（3）中，所述沟槽（7）在一个方向上具有纵向方向并且以条纹图案布置，每个所述沟槽（7）均具有在所述纵向方向上延伸的第一侧壁和第二侧壁；第一导电类型区（5），所述第一导电类型区（5）仅与每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触，所述第一导电类型区（5）的杂质浓度高于所述漂移层（3）的杂质浓度；接触层（6），所述接触层（6）设置在所述第一导电类型区（5）相对于每个所述沟槽（7）的相对侧上，所述接触层（6）具有所述第二导电类型并且所述接触层（6）的杂质浓度高于所述基区（4）的杂质浓度；栅极绝缘层（8），所述栅极绝缘层（8）设置在每个所述沟槽（7）中；栅极电极（9），所述栅极电极（9）经由所述栅极绝缘层（8）设置在每个所述沟槽（7）中；第一电极（11），所述第一电极（11）与所述第一导电类型区（5）和所述接触层（6）电耦合；以及第二电极（12），所述第二电极（12）与所述碳化硅衬底（2）电耦合，其中当向所述栅极电极（9）施加栅极电压时，电流通路仅形成在每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁上，并且电流在所述电流通路中流动，所述半导体衬底（1）的所述表面相对于（0001）平面和（000？1）平 面之一具有所述偏斜角，所述半导体衬底（1）在方向上具有偏斜方向，并且所述沟槽（7）的所述纵向方向是垂直于所述偏斜方向的方向；或者所述半导体衬底（1）具有方向上的偏斜方向，并且所述沟槽（7）的所述纵向方向是垂直于所述偏斜方向的方向，并且所述第一侧壁与（11？20）平面和（1？100）平面中的一个平面成第一锐角，所述第二侧壁与（11？20）平面和（1？100）平面的所述一个平面成第二锐角，并且所述第一锐角小于所述第二锐角。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宫原真一朗，杉本雅裕，高谷秀史，渡边行彦，副岛成雅，石川刚，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：发明
国别省市：