碳化硅半导体器件制造技术

本发明专利技术涉及一种碳化硅半导体器件。在碳化硅半导体器件中，多个沟槽（7）具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽（7）均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与（11-20）平面和（1-100）平面中的一个平面成第一锐角，所述第二侧壁与（11-20）平面和（1-100）平面的所述一个平面成第二锐角，并且所述第一锐角小于所述第二锐角。第一导电类型区（5）仅与每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触，并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。

【技术实现步骤摘要】

本公开内容涉及包括沟槽栅极的碳化硅(SiC)半导体器件。
技术介绍
常规SiC半导体器件包括具有沟槽栅极结构的金属氧化物半导体场效应晶体管(M0SFET)，沟槽栅极结构可以增大沟道密度，使得大电流可以在SiC半导体器件中流动。在由SiC制成的MOSFET中，电气特性随着其上形成沟道的平面的平面方向而大幅改变。特别地，由蚀刻所形成的沟槽的角影响平面方向和电子特性。因此，沟槽的角在具有沟槽栅极结构的MOSFET中相当重要。同样地，优选地是其上形成沟道的沟槽侧壁接近于(11-20)平面或(1-100)平面，S卩，垂直于(0001)平面或(000-1)平面的、可以增大沟道迁移率的平面(參见对应于美国专利No. 5744826的JP-A-H9-199724)。 为了使沟槽侧壁是可以増大沟道迁移率的(11-20)平面或(1-100)平面，进行高精度的垂直蚀刻是必要的。已知通常由使用SF6、C12、CF4作为蚀刻气体的反应离子蚀刻(RIE)或感应耦合等离子体(ICP)来对SiC进行干法蚀刻。同样地，优选地是从晶片表面垂直地进行沟槽蚀刻。然而，因为SiC是化学稳定的物质，所以难以高精度地垂直地蚀刻本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，包括：半导体衬底（1），所述半导体衬底（1）包括碳化硅衬底（2）和设置在所述碳化硅衬底（2）上的漂移层（3），所述碳化硅衬底（2）具有第一导电类型和第二导电类型之一，所述漂移层（3）由碳化硅制成并且具有所述第一导电类型，所述半导体衬底（1）为表面具有偏斜角的偏斜衬底；基区（4），所述基区（4）设置在所述漂移层（3）上，所述基区（4）由碳化硅制成并且具有所述第二导电类型；多个沟槽（7），所述多个沟槽（7）从所述基区（4）的表面穿透所述基区（4）而进入所述漂移层（3）中，所述沟槽（7）在一个方向上具有纵向方向并且以条纹图案布置，每个所述沟槽（7）均具有在所述纵向方向上延伸的第...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宫原真一朗，杉本雅裕，高谷秀史，渡边行彦，副岛成雅，石川刚，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：发明
国别省市：