碳化硅半导体器件制造技术

一种碳化硅半导体器件，包括： 设有偏取向｛０００１｝表面的碳化硅衬底，所述偏取向｛０００１｝表面的偏轴方向为〈１１－２０〉；和 形成在该碳化硅衬底上的沟槽，该沟槽具有朝向〈１１－２０〉方向延伸的条形结构， 其中，在该沟槽的内表面上形成碳化硅外延层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种防止产生刻面(facet)的碳化硅(SiC)半导体器件。
技术介绍
在JP-A-H9-172187中公开了一种具有沟槽201的碳化硅(SiC)衬底200的结构，其中碳化硅外延层202形成在沟槽201的内表面上。这里，为了防止电场集中在沟槽201的侧壁上，衬底200具有(0001)面的主表面和沟槽201具有(1-100)面的侧壁，如图28所示。在实际制造过程中，如图29A、29B所示，当外延层202从沟槽201内的(1-100)面生长(grow)时，在该表面的附近形成刻面。因此不能防止出现缺陷。即，在具有<1-100>方向偏轴的晶片上的埋置外延生长形成了在<1-100>方向下游的(0001)刻面。这呈现为淀积在沟槽201内的外延层202的非对称横截面形状，并使该刻面具有粗糙表面，导致易于在刻面上产生缺陷。当上述衬底施加于沟槽JFET或沟槽MOSFET时，在沟道层上形成刻面。由于降低的迁移率和漏泄电流这就使导通电阻增加，或者改变了阈值。顺便提及，(1-100)或<1-100>等效于在用于结晶面或方向的表示方法中常常所描述的(0100)或<0100>。即，指数中的“-n”读作“n”。
技术实现思路
本专利技术的目的在于当外延层生长在在碳化硅衬底的沟槽内表面上时限制刻面的形成。为实现上述目的，碳化硅半导体器件被设置如下 碳化硅衬底被设置具有偏取向{0001}表面，该偏取向{0001}表面的偏轴方向是<11-20>或<1-100>，以及沟槽被设置具有分别朝向<11-20>或<1-100>方向延伸的条形结构。当外延层生长在沟槽的内表面上时，这种结构限制了刻面的形成。而且，为实现上述目的并由此实现相同的效果，其它碳化硅半导体器件被不同地设置如下另一碳化硅半导体器件分别设有碳化硅衬底和沟槽，该碳化硅衬底具有偏取向{0001}表面，该偏取向｛0001}表面的偏轴方向是<11-20>或<1-100>，该沟槽具有{1-100}或{11-20}表面的侧壁。另一碳化硅半导体器件设有碳化硅衬底，该碳化硅衬底包含具有一定偏轴方向的偏取向表面，以及沟槽的平面结构具有若干侧面，每个侧面相对于一定偏轴方向处于80度或更小的角度，优选为75度或更小。另一碳化硅半导体器件分别设有碳化硅衬底和沟槽，该碳化硅衬底具有偏取向{0001}表面，该偏取向{0001}表面偏轴方向为<11-20>或<1-100>，该沟槽具有不垂直于偏轴的{11-20}或{1-100}表面的侧壁。又一碳化硅半导体器件设有碳化硅衬底和沟槽，所述碳化硅衬底是六面晶体碳化硅衬底，该六面晶体碳化硅衬底具有{11-20}或{1-100}主表面，所述沟槽在剖面结构中具有相对于｛0001}面以1度或更大角度倾斜的侧壁。附图简要说明通过下面参照附图的详细说明使本专利技术的上述和其它目的、特征和优点更加明显。附图中附图说明图1A是用于解释根据本专利技术第一实施例的SiC半导体器件的平面图；图1B是沿着线1B-1B截取的纵向剖面图；图2是根据第一实施例的SiC半导体器件的纵向剖面图；图3是沟槽JFET的纵向剖面图； 图4是根据第一实施例的SiC半导体器件的纵向剖面图；图5A是用于解释根据第二实施例的SiC半导体器件的平面图；图5B是沿着线5B-5B截取的纵向剖面图；图6是根据第二实施例的SiC半导体器件的纵向剖面图；图7是根据第二实施例的SiC半导体器件的纵向剖面图；图8A是用于解释根据第三实施例的SiC半导体器件的平面图；图8B是沿着线8B-8B截取的纵向剖面图；图9是根据第三实施例的SiC半导体器件的纵向剖面图；图10A是用于解释根据第三实施例的SiC半导体器件的第一改型的平面图；图10B是沿着线10B-10B截取的纵向剖面图；图11A是用于解释根据第三实施例的SiC半导体器件的第二改型的平面图；图11B是沿着线11B-11B截取的纵向剖面图；图12是根据第三实施例的SiC半导体器件的第二改型的纵向剖面图；图13A是用于解释根据第三实施例的SiC半导体器件的另一改型的平面图；图13B是沿着线13B-13B截取的纵向剖面图；图14A是用于解释根据第四实施例的SiC半导体器件的平面图；图14B是沿着线14B-14B截取的纵向剖面图；图15是根据第四实施例的SiC半导体器件的纵向剖面图；图16A是用于解释根据第四实施例的SiC半导体器件的改型的平面图；图16B是沿着线16B-16B截取的纵向剖面图；图17A是用于解释根据第五实施例的SiC半导体器件的平面图；图17B是沿着线17B-17B截取的纵向剖面图；图18是根据第五实施例的SiC半导体器件的纵向剖面图； 图19是表示产生刻面的概率的曲线图；图20A是用于解释根据第六实施例的SiC半导体器件的平面图；图20B是沿着线20B-20B截取的纵向剖面图；图21是用于解释根据第六实施例的SiC半导体器件的改型的平面图；图22A是用于解释根据第七实施例的SiC半导体器件的平面图；图22B是沿着线22B-22B截取的纵向剖面图；图23是用于解释根据第七实施例的SiC半导体器件的改型的平面图；图24A是用于解释根据第八实施例的SiC半导体器件的平面图；图24B是沿着线24B-24B截取的纵向剖面图；图25是根据第八实施例的SiC半导体器件的纵向剖面图；图26A是用于解释根据第九实施例的SiC半导体器件的平面图；图26B是沿着线26B-26B截取的纵向剖面图；图27是根据第九实施例的SiC半导体器件的纵向剖面图；图28是相关技术的SiC半导体器件的纵向剖面图；图29A用于解释相关技术的SiC半导体器件的平面图；图29B是沿着线29B-29B截取的纵向剖面图。优选实施例的详细说明(第一实施例)下面参照图1A和1B解释第一实施例。碳化硅(SiC)衬底(或晶片)10上具有沟槽11。该SiC衬底10具有<11-20>偏取向{0001}表面，它是具有偏角和<11-20>偏轴方向的{0001}面。沟槽11具有朝向<11-20>方向延伸的条形结构。如图2所示，在沟槽11的内表面内，形成SiC外延层12。详细地说，SiC外延层12形成在包括沟槽11的内表面的SiC衬底10上。在<11-20>偏取向SiC晶片10上，形成具有朝向<11-20>方向延伸的条形结构的沟槽11，以及在包括沟槽11的内侧的SiC衬底10上形成SiC层12。因此，当在沟槽11内外延层12生长时，不会在沟槽11的(1-100)侧壁上形成刻面。防止刻面的形成可使(1-100)面成为沟道层。这有利于施加于沟槽JFET，如图3所示。详细地说，在n+SiC衬底13上，预先依次形成n-外延层14、栅极p+外延层15、源极n+本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅半导体器件，包括设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<11-20>；和形成在该碳化硅衬底上的沟槽，该沟槽具有朝向<11-20>方向延伸的条形结构，其中，在该沟槽的内表面上形成碳化硅外延层。2.一种碳化硅半导体器件，包括设有偏取向{0001}表面的碳化硅衬底，所述偏取向｛0001}表面的偏轴方向为<1-100>；和形成在该碳化硅衬底上的沟槽，该沟槽具有朝向<1-100>方向延伸的条形结构，其中，在该沟槽的内表面上形成碳化硅外延层。3.一种碳化硅半导体器件，包括设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<11-20>；和形成在该碳化硅衬底上的沟槽，该沟槽具有<1-100>表面的侧壁，其中，在该沟槽的内表面上形成碳化硅外延层。4.一种碳化硅半导体器件，包括设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<1-100>；和形成在该碳化硅衬底上的沟槽，该沟槽具有<11-20>表面的侧壁，其中，在该沟槽的内表面上形成碳化硅外延层。5.一种碳化硅半导体器件，包括碳化硅衬底，设有具有一定偏轴方向的偏取向表面；和形成在该碳化硅衬底上的沟槽，其中，该沟槽的平面结构的每个边相对于该一定偏轴方...

【专利技术属性】
技术研发人员：片冈光浩，竹内有一，内藤正美，拉杰什·库马尔，松波弘之，木本恒畅，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：